調研視窗：過去 24 小時（2026-08-13 08:24 ~ 2026-08-14 08:20 北京時間） 信源：HN、Google News 聚合、CNX Software、Jon Peddie Research、SiFive 官方部落格、HPCwire 轉載、finance.biggo.com（DIGITIMES 系聚合）、GitHub API（平頭哥/香山/進迭時空/算能/芯來/樂鑫/奕斯偉）等（詳見附錄）

一、開源社群與核心/版本動態

1.1 SiFive 開源 Kernel Library（SKL）：面向 RVV 的通用高效能核心庫（今日頭條）

日期：2026-08-13（官方部落格釋出，同日 JPR/TipRanks 等多家報道）　來源：SiFive 官方部落格 / Jon Peddie Research

SiFive 宣佈將其內部效能基準演示使用的最佳化核心庫 SKL（SiFive Kernel Library）以 MIT 協議開源。SKL 是針對 RISC-V 向量指令集（RVV）及 SiFive 自有矩陣引擎擴充套件（Xsfmm 系列）的高度最佳化計算核心集合，以”單檔案、可獨立提取”為設計原則（複製 kernel.c + kernel.h + skl-common.h 三個檔案即可嵌入任意專案），不依賴 libc、無記憶體分配/IO/系統呼叫，可用作 Git 子模組整體整合。當前覆蓋矩陣乘（GEMM，含 FP16/BF16/INT8 量化）、非線性啟用（exp/softmax/SiLU/GELU）、深度卷積、資料搬運、低精度格式轉換等 AI/ML 效能熱點，並針對 SiFive X390 微架構提供內聯彙編級流水線特化實現，同時保留通用 RVV 向量化版本。SKL 的定位是成為 vLLM（paged-attention 重寫與運算元替換）與 PyTorch ATen（自定義後端委託）等框架的底層計算基座——即 RISC-V 生態的”cuDNN/MKL 式”公共核心層，為不同廠商硬體分發各自的處理器特化實現提供統一收口。這是繼去年 Freedom SDK 之後 SiFive 在軟體生態上的又一重大開源動作，直接指向 LLM 推理在 RISC-V 平臺上的效能競爭力。

1.2 香山 XiangShan 高效能核持續最佳化：BERTi 修復、elaboration 提速、MainBtb 改進

日期：2026-08-13（11:11/09:26/02:17 UTC 提交）　來源：OpenXiangShan/XiangShan GitHub

香山開源高效能 RISC-V 處理器（7187 星）視窗內合入多個提交：perf(berti): bugfix and enhance (#5965) 修復並增強 BERTi（分支預測相關模組）效能；build(elaboration): add a parameter cache to speed up the elaboration (#6336) 透過引數快取加速 Chisel elaboration 編譯流程；area(MainBtb): use attribute to represent valid (#6350) 最佳化主分支目標緩衝器有效位表示。同日 XSCache、difftest、NEMU、CoupledL2、GEM5、env-scripts、XiangShanLab 等周邊倉庫均有例行推送（08-13 全天活躍），顯示香山專案組處於全棧持續迭代節奏，CI 側同時推進 gcc15-spec26 新檢查點與 xscc 週迴歸自動化。

1.3 平頭哥達摩院釋出 RISC-V 特權架構合規測試框架 damo-rv-priv-ats（視窗內持續更新）

日期：2026-08-13（09:27 UTC 更新）　來源：XUANTIE-RV/damo-rv-priv-ats GitHub

平頭哥（XUANTIE-RV org）維護的達摩院 RISC-V 特權架構測試框架視窗內合入 Add whisper support and update CI (#23)。該專案（2026-06 建立，C 語言，持續活躍）是一個裸機（bare-metal）合規測試框架：覆蓋 RISC-V 特權規範中 90+ 特權擴充套件，每個擴充套件編譯為獨立 ELF 二進位制，可直接執行於硬體 DUT 或 QEMU/Sail/Spike 模擬器，透過平臺抽象層切換構建配置即可換目標（含 FPGA/haps），零作業系統依賴。倉庫內建 SPEC（規範摘錄）與 NORM（規範需求 ID → 條文對映）目錄，形成”規範條文—測試計劃—測試用例”三層追溯鏈。近期提交序列顯示 Hypervisor 擴充套件測試套件（CSR/中斷/異常分組、Zicfiss 相容性）正在密集擴充，反映平頭哥在特權架構合規驗證上的體系化投入。

二、產品與生態動態

2.1 沁恆釋出 CH32V407/467：整合乙太網 MAC+PHY 與 USB HS PHY 的 RVV 向量 MCU

日期：2026-08-13　來源：CNX Software / hackster.io

WCH（南京沁恆微電子）釋出 200 MHz 的新一代 RISC-V 微控制器 CH32V407 與 CH32V467。兩者基於自研 QingKe V3V 核心（32 位 RISC-V IMACV-X 自定義擴充套件，支援 RVV 向量指令集），CoreMark/MHz 達 4.11，宣稱優於典型 Arm Cortex-M4。差異點：CH32V467 提供 4/8 MB 片內 PSRAM（面向顯示/HMI 應用），CH32V407 不帶 PSRAM。片上整合 100 Mbps 乙太網 MAC + 10/100 Mbps PHY、2 路 USB 2.0 高速（480 Mbps）主機/裝置介面（內建 PHY）、LCD-TFT 控制器（LTDC）、150 MHz DVP 攝像頭介面、CAN 2.0B、I3C、10 路 USART、77 個可對映 IO、雙 12-bit ADC/DAC 等外設，面向工業物聯網與邊緣 AI。該晶片將此前分立（MCU + 外部 PHY/PSRAM）方案整合進單封裝，向量擴充套件加持下在邊緣 AI（端側推理）與工業聯網場景具備成本競爭力。ESP32 生態之外，RISC-V MCU 的”高整合 + 向量計算”路線再添一員。

2.2 西班牙 Openchip BER10：歐洲首顆面向超算的 RISC-V 晶片引發持續關注（跟進報道）

日期：2026-08-13（09:33 UTC 報道；晶片首報 2026-07-30 HPCwire）　來源：RUSSPAIN.com / 首報 HPCwire

西班牙加泰羅尼亞晶片初創 Openchip（此前獲西班牙政府戰略基金 SETT 1.15 億歐元投資）的 BER10 晶片本週持續見報，今日 RUSSPAIN 等以”歐洲首顆 RISC-V 超算晶片”為題跟進。BER10 定位面向 AI、HPC 與關鍵基礎設施的 RISC-V 處理器，是歐盟”數字主權”戰略下標誌性專案（此前 Diari ARA 報道稱其為”歐洲數字主權的基礎”）。該事件首報於 7 月 30 日（HPCwire），視窗內為後續傳播跟進，代表歐洲 RISC-V 高效能運算路線圖的最新關注度。

2.3 RISC-V 陣營進軍 BMC 晶片市場：賽昉押注 AI 資料中心管理

日期：2026-08-13（07:35 UTC）　來源：finance.biggo.com（DIGITIMES 系聚合）

產業訊息報道 RISC-V 陣營正切入伺服器基板管理控制器（BMC）晶片市場，賽昉科技（StarFive）將目標押注在 AI 資料中心管理方向。BMC 是伺服器遠端管理（帶外監控、韌體管理、電源控制）的核心晶片，長期由 Aspeed 等傳統廠商主導，市場格局穩定；RISC-V 以其開源指令集、可控的供應鏈與定製靈活性切入該領域，契合資料中心對”國產化 + 安全可信”的管理晶片需求。賽昉此前已佈局 JH 系列應用處理器（JH7110 等），向 BMC/伺服器管理晶片延伸意味著其從消費/邊緣向資料中心基礎設施級市場的戰略拓展。此為產業動態（聚合源），具體晶片型號與量產時間尚未披露，需後續跟蹤官方訊息。

三、國內團隊動態與深挖

3.1 進迭時空：FlagGems RACE 適配持續深入，K1 後端運算元矩陣成型

日期：2026-08-13（fork 倉庫 pushed_at 07:47 UTC）　來源：spacemit-com/FlagGems-RACE GitHub

進迭時空（spacemit-com）維護的 FlagGems-RACE（fork 自智源 RACE-org/FlagGems，即 FlagOS 生態核心運算元庫的 RACE 版本）視窗內繼續推送，其 spacemit-backend-ops 分支已形成完整的 K1（SpacemiT K1 RISC-V SoC）後端：src/flag_gems/runtime/backend/_spacemit/ops/ 下含 abs/add/addmm/amax/argmax 等 90+ 個運算元檔案，配套 heuristics 配置與 fused 融合運算元模組。提交歷史顯示其 7 月完成了”恢復運算元註冊 + DISABLE_SPACEMIT_OPS 開關”機制（支援在不啟用 spacemit 後端時正常回退），並將裝置屬性（total_memory）上報接入。這標誌著進迭時空將 FlagOS 的 Triton 運算元庫（FlagGems）深度適配至自家 K1 晶片：在智源”統一開源 AI 軟體棧”框架下，進迭時空承擔 RISC-V 硬體後端的運算元落地角色。結合此前 ai-sdk 子模組（vision）每日例行更新（08-13 12:27 UTC 最新），進迭時空 AI 軟體棧處於高頻迭代中。

3.2 香山/平頭哥/算能/樂鑫/芯來/奕斯偉組織活躍度快照

  • 香山 OpenXiangShan：見 1.2 節，XiangShan 主倉庫 08-14 01:36 UTC 仍有推送，全專案活躍。
  • 平頭哥 XUANTIE-RV：damo-rv-priv-ats 之外，riscv-aosp（Android 移植，481 星）08-13 02:41 UTC 有推送，zero_stage_boot 08-12 更新；opensbi 08-10 更新。
  • 算能 sophgo：sophon-tools（08-13 09:54 UTC）、edk2-platforms（09:36）、manifest（04:54）、build（04:52）持續推送，引導鏈（zsbl）08-12 更新，BSP 工程活躍。
  • 樂鑫 espressif：llvm-project（284 星，08-14 00:08 UTC）、esp-tflite-micro（687 星，08-13 17:40）、esp-idf（18773 星，17:38）、openocd-esp32 高頻推送——工具鏈與推理棧是樂鑫 RISC-V（ESP32-C 系列）主要投入方向。
  • 芯來 Nuclei-Software：近一週 e603_hbird（Verilog 蜂鳥 E603，67 星）08-07 推送、nuclei-ai-models（AI 模型示例）08-07 更新、nuclei-linux-sdk 08-05 更新；視窗內無新 push，節奏正常。
  • 奕斯偉計算 eswincomputing：最近 push 為 07-14（u-boot/linux-stable/opensbi 例行同步），視窗內無新動態；其上市程序與車規 AI MCU 應用（EAM2011）仍為近期熱點（見昨日報告）。

四、重點方向專章：具身智慧與機器人

視窗內無新增具身智慧/機器人專項事件，維持昨日判斷：進迭時空 spacemit-robotics 的 LeRobot 適配（SmolVLA/ACT 端側部署）仍是 RISC-V 具身智慧方向最具體的進展，其視窗內最後一次提交為 08-10（lerobot fix(onnx) 加固），reachy_mini/humanoid_unitree_g1 等仿人機器人倉庫保持穩定。

與具身智慧間接相關的新訊號有二：其一，SiFive SKL 開源（見 1.1）覆蓋深度卷積與 GELU/SiLU 等啟用函式——這些正是視覺-語言-動作（VLA）模型與端側感知推理的熱點運算元，SKL 若按預期接入 PyTorch/vLLM，將為 RISC-V 機器人端側推理提供高效能核心基座；其二，沁恆 CH32V407/467（見 2.1）的 RVV 向量 + 高整合外設（DVP 攝像頭、I3C、電機控制相關 IO）面向邊緣 AI，適合機器人控制/感測前端的低成本 RISC-V 方案。

另注意：昨日預告的第五屆滴水湖中國 RISC-V 產業論壇（8 月 13 日開幕，此前稱”10 款國產晶片新品集中亮相”）截至採集時點未見開幕成果的獨立報道（gnews 中文源視窗內異常，見侷限性說明），新品資訊需後續跟蹤。

五、總結與趨勢觀察

  1. 軟體生態進入”核心庫軍備”階段：SiFive SKL 開源是本週最大事件——RISC-V 生態正在複製 x86/ARM 的”高效能數學核心庫”路徑（對標 cuDNN/MKL），廠商以統一介面收口各自微架構特化最佳化，直接服務 LLM 推理效能競爭。這對 vLLM/PyTorch 在 RISC-V 平臺的落地是實質性利好。
  2. 國產高效能核全棧迭代不停：香山（BERTi/elaboration/CI 基建）與平頭哥（特權合規測試框架、Hypervisor 測試套件擴充）視窗內均有實質提交，RISC-V 高效能處理器”設計—驗證—編譯提速”三線並進，工程化成熟度持續提升。
  3. RISC-V 向資料中心基礎設施滲透：賽昉押注 BMC 晶片（AI 資料中心管理），與 Openchip BER10（歐洲超算）、Tenstorrent（出口型號分化，昨日）形成呼應——RISC-V 正從邊緣/嵌入式向伺服器管理、HPC 計算節點等基礎設施級市場多點突破。
  4. MCU 向量化與高整合並行：沁恆 CH32V407/467 將 RVV 向量擴充套件、乙太網 PHY、USB HS PHY、大容量 PSRAM 整合於單晶片，4.11 CoreMark/MHz 的定位表明國產 RISC-V MCU 正以”向量計算 + 高整合外設”雙賣點進攻工業物聯網與邊緣 AI。
  5. FlagOS 生態的 RISC-V 側承接明確：進迭時空 FlagGems K1 後端運算元矩陣成型（90+ 運算元 + 開關機制），智源統一 AI 軟體棧在 RISC-V 硬體側的落地由成員廠商分工推進，與 FlagOS 2.1 六元件同步釋出的版本節奏相銜接。

侷限性說明：gnews 中文檢索（zh-CN 區域）視窗內異常（英文正常、中文查詢全部返回 0 條），國內團隊報道主要依靠 GitHub API 與英文/聚合源，滴水湖論壇開幕成果、國內廠商中文新聞可能存在漏報；賽昉 BMC 與 BER10 跟進報道均為聚合源或轉載，細節以標題口徑為準，具體型號/時間表待官方披露；本報告 GitHub 資料基於未認證 API（60 req/h 限速內完成）。

附錄：完整信源清單

編號 事件 來源連結
1 SiFive 官方部落格：Introducing SKL 連結
2 SiFive SKL 開源（Jon Peddie Research） 連結
3 SiFive SKL 開源（TipRanks） 連結
4 沁恆 CH32V407/467（CNX Software） 連結
5 沁恆 CH32V407 向量擴充套件與 PSRAM（hackster.io） 連結
6 西班牙 BER10 跟進報道（RUSSPAIN） 連結
7 Openchip BER10 首報（HPCwire，2026-07-30） 連結
8 賽昉 BMC 晶片（finance.biggo.com 聚合） [連結](https://news.google.com/rss/articles/CBMidkFVX3lxTFBsazVrZ
WlSblZ2cTFockRJQ0UxR2FUX0pYa1BVdUpzZFFhZ3NIWXRPbEZicDMzQXd4anFYdnJITHYyNzBjTnlyZ1NpQ2NxU0xRODZTZDI5YlVfbjRRVk5TbjhxTW9kTjhOT0IzRDdUbmlCT0FQSkE?oc=5)      
  9 平頭哥 damo-rv-priv-ats 連結
  10 香山 XiangShan 連結
  11 進迭時空 FlagGems-RACE（spacemit 後端） 連結
  12 進迭時空 ai-sdk 連結
  13 算能 sophgo 組織 連結
  14 樂鑫 espressif 組織 連結
  15 香山 OpenXiangShan 組織 連結
  16 平頭哥 XUANTIE-RV 組織 連結