调研窗口：过去 24 小时（2026-08-13 08:24 ~ 2026-08-14 08:20 北京时间） 信源：HN、Google News 聚合、CNX Software、Jon Peddie Research、SiFive 官方博客、HPCwire 转载、finance.biggo.com（DIGITIMES 系聚合）、GitHub API（平头哥/香山/进迭时空/算能/芯来/乐鑫/奕斯伟）等（详见附录）

一、开源社区与内核/版本动态

1.1 SiFive 开源 Kernel Library（SKL）：面向 RVV 的通用高性能内核库（今日头条）

日期：2026-08-13（官方博客发布，同日 JPR/TipRanks 等多家报道）　来源：SiFive 官方博客 / Jon Peddie Research

SiFive 宣布将其内部性能基准演示使用的优化内核库 SKL（SiFive Kernel Library）以 MIT 协议开源。SKL 是针对 RISC-V 向量指令集（RVV）及 SiFive 自有矩阵引擎扩展（Xsfmm 系列）的高度优化计算内核集合，以”单文件、可独立提取”为设计原则（复制 kernel.c + kernel.h + skl-common.h 三个文件即可嵌入任意项目），不依赖 libc、无内存分配/IO/系统调用，可用作 Git 子模块整体集成。当前覆盖矩阵乘（GEMM，含 FP16/BF16/INT8 量化）、非线性激活（exp/softmax/SiLU/GELU）、深度卷积、数据搬运、低精度格式转换等 AI/ML 性能热点，并针对 SiFive X390 微架构提供内联汇编级流水线特化实现，同时保留通用 RVV 向量化版本。SKL 的定位是成为 vLLM（paged-attention 重写与算子替换）与 PyTorch ATen（自定义后端委托）等框架的底层计算基座——即 RISC-V 生态的”cuDNN/MKL 式”公共内核层，为不同厂商硬件分发各自的处理器特化实现提供统一收口。这是继去年 Freedom SDK 之后 SiFive 在软件生态上的又一重大开源动作，直接指向 LLM 推理在 RISC-V 平台上的性能竞争力。

1.2 香山 XiangShan 高性能核持续优化：BERTi 修复、elaboration 提速、MainBtb 改进

日期：2026-08-13（11:11/09:26/02:17 UTC 提交）　来源：OpenXiangShan/XiangShan GitHub

香山开源高性能 RISC-V 处理器（7187 星）窗口内合入多个提交：perf(berti): bugfix and enhance (#5965) 修复并增强 BERTi（分支预测相关模块）性能；build(elaboration): add a parameter cache to speed up the elaboration (#6336) 通过参数缓存加速 Chisel elaboration 编译流程；area(MainBtb): use attribute to represent valid (#6350) 优化主分支目标缓冲器有效位表示。同日 XSCache、difftest、NEMU、CoupledL2、GEM5、env-scripts、XiangShanLab 等周边仓库均有例行推送（08-13 全天活跃），显示香山项目组处于全栈持续迭代节奏，CI 侧同时推进 gcc15-spec26 新检查点与 xscc 周回归自动化。

1.3 平头哥达摩院发布 RISC-V 特权架构合规测试框架 damo-rv-priv-ats（窗口内持续更新）

日期：2026-08-13（09:27 UTC 更新）　来源：XUANTIE-RV/damo-rv-priv-ats GitHub

平头哥（XUANTIE-RV org）维护的达摩院 RISC-V 特权架构测试框架窗口内合入 Add whisper support and update CI (#23)。该项目（2026-06 创建，C 语言，持续活跃）是一个裸机（bare-metal）合规测试框架：覆盖 RISC-V 特权规范中 90+ 特权扩展，每个扩展编译为独立 ELF 二进制，可直接运行于硬件 DUT 或 QEMU/Sail/Spike 模拟器，通过平台抽象层切换构建配置即可换目标（含 FPGA/haps），零操作系统依赖。仓库内置 SPEC（规范摘录）与 NORM（规范需求 ID → 条文映射）目录，形成”规范条文—测试计划—测试用例”三层追溯链。近期提交序列显示 Hypervisor 扩展测试套件（CSR/中断/异常分组、Zicfiss 兼容性）正在密集扩充，反映平头哥在特权架构合规验证上的体系化投入。

二、产品与生态动态

2.1 沁恒发布 CH32V407/467：集成以太网 MAC+PHY 与 USB HS PHY 的 RVV 向量 MCU

日期：2026-08-13　来源：CNX Software / hackster.io

WCH（南京沁恒微电子）发布 200 MHz 的新一代 RISC-V 微控制器 CH32V407 与 CH32V467。两者基于自研 QingKe V3V 内核（32 位 RISC-V IMACV-X 自定义扩展，支持 RVV 向量指令集），CoreMark/MHz 达 4.11，宣称优于典型 Arm Cortex-M4。差异点：CH32V467 提供 4/8 MB 片内 PSRAM（面向显示/HMI 应用），CH32V407 不带 PSRAM。片上集成 100 Mbps 以太网 MAC + 10/100 Mbps PHY、2 路 USB 2.0 高速（480 Mbps）主机/设备接口（内置 PHY）、LCD-TFT 控制器（LTDC）、150 MHz DVP 摄像头接口、CAN 2.0B、I3C、10 路 USART、77 个可映射 IO、双 12-bit ADC/DAC 等外设，面向工业物联网与边缘 AI。该芯片将此前分立（MCU + 外部 PHY/PSRAM）方案整合进单封装，向量扩展加持下在边缘 AI（端侧推理）与工业联网场景具备成本竞争力。ESP32 生态之外，RISC-V MCU 的”高集成 + 向量计算”路线再添一员。

2.2 西班牙 Openchip BER10：欧洲首颗面向超算的 RISC-V 芯片引发持续关注（跟进报道）

日期：2026-08-13（09:33 UTC 报道；芯片首报 2026-07-30 HPCwire）　来源：RUSSPAIN.com / 首报 HPCwire

西班牙加泰罗尼亚芯片初创 Openchip（此前获西班牙政府战略基金 SETT 1.15 亿欧元投资）的 BER10 芯片本周持续见报，今日 RUSSPAIN 等以”欧洲首颗 RISC-V 超算芯片”为题跟进。BER10 定位面向 AI、HPC 与关键基础设施的 RISC-V 处理器，是欧盟”数字主权”战略下标志性项目（此前 Diari ARA 报道称其为”欧洲数字主权的基础”）。该事件首报于 7 月 30 日（HPCwire），窗口内为后续传播跟进，代表欧洲 RISC-V 高性能计算路线图的最新关注度。

2.3 RISC-V 阵营进军 BMC 芯片市场：赛昉押注 AI 数据中心管理

日期：2026-08-13（07:35 UTC）　来源：finance.biggo.com（DIGITIMES 系聚合）

产业消息报道 RISC-V 阵营正切入服务器基板管理控制器（BMC）芯片市场，赛昉科技（StarFive）将目标押注在 AI 数据中心管理方向。BMC 是服务器远程管理（带外监控、固件管理、电源控制）的核心芯片，长期由 Aspeed 等传统厂商主导，市场格局稳定；RISC-V 以其开源指令集、可控的供应链与定制灵活性切入该领域，契合数据中心对”国产化 + 安全可信”的管理芯片需求。赛昉此前已布局 JH 系列应用处理器（JH7110 等），向 BMC/服务器管理芯片延伸意味着其从消费/边缘向数据中心基础设施级市场的战略拓展。此为产业动态（聚合源），具体芯片型号与量产时间尚未披露，需后续跟踪官方消息。

三、国内团队动态与深挖

3.1 进迭时空：FlagGems RACE 适配持续深入，K1 后端算子矩阵成型

日期：2026-08-13（fork 仓库 pushed_at 07:47 UTC）　来源：spacemit-com/FlagGems-RACE GitHub

进迭时空（spacemit-com）维护的 FlagGems-RACE（fork 自智源 RACE-org/FlagGems，即 FlagOS 生态核心算子库的 RACE 版本）窗口内继续推送，其 spacemit-backend-ops 分支已形成完整的 K1（SpacemiT K1 RISC-V SoC）后端：src/flag_gems/runtime/backend/_spacemit/ops/ 下含 abs/add/addmm/amax/argmax 等 90+ 个算子文件，配套 heuristics 配置与 fused 融合算子模块。提交历史显示其 7 月完成了”恢复算子注册 + DISABLE_SPACEMIT_OPS 开关”机制（支持在不启用 spacemit 后端时正常回退），并将设备属性（total_memory）上报接入。这标志着进迭时空将 FlagOS 的 Triton 算子库（FlagGems）深度适配至自家 K1 芯片：在智源”统一开源 AI 软件栈”框架下，进迭时空承担 RISC-V 硬件后端的算子落地角色。结合此前 ai-sdk 子模块（vision）每日例行更新（08-13 12:27 UTC 最新），进迭时空 AI 软件栈处于高频迭代中。

3.2 香山/平头哥/算能/乐鑫/芯来/奕斯伟组织活跃度快照

  • 香山 OpenXiangShan：见 1.2 节，XiangShan 主仓库 08-14 01:36 UTC 仍有推送，全项目活跃。
  • 平头哥 XUANTIE-RV：damo-rv-priv-ats 之外，riscv-aosp（Android 移植，481 星）08-13 02:41 UTC 有推送，zero_stage_boot 08-12 更新；opensbi 08-10 更新。
  • 算能 sophgo：sophon-tools（08-13 09:54 UTC）、edk2-platforms（09:36）、manifest（04:54）、build（04:52）持续推送，引导链（zsbl）08-12 更新，BSP 工程活跃。
  • 乐鑫 espressif：llvm-project（284 星，08-14 00:08 UTC）、esp-tflite-micro（687 星，08-13 17:40）、esp-idf（18773 星，17:38）、openocd-esp32 高频推送——工具链与推理栈是乐鑫 RISC-V（ESP32-C 系列）主要投入方向。
  • 芯来 Nuclei-Software：近一周 e603_hbird（Verilog 蜂鸟 E603，67 星）08-07 推送、nuclei-ai-models（AI 模型示例）08-07 更新、nuclei-linux-sdk 08-05 更新；窗口内无新 push，节奏正常。
  • 奕斯伟计算 eswincomputing：最近 push 为 07-14（u-boot/linux-stable/opensbi 例行同步），窗口内无新动态；其上市进程与车规 AI MCU 应用（EAM2011）仍为近期热点（见昨日报告）。

四、重点方向专章：具身智能与机器人

窗口内无新增具身智能/机器人专项事件，维持昨日判断：进迭时空 spacemit-robotics 的 LeRobot 适配（SmolVLA/ACT 端侧部署）仍是 RISC-V 具身智能方向最具体的进展，其窗口内最后一次提交为 08-10（lerobot fix(onnx) 加固），reachy_mini/humanoid_unitree_g1 等仿人机器人仓库保持稳定。

与具身智能间接相关的新信号有二：其一，SiFive SKL 开源（见 1.1）覆盖深度卷积与 GELU/SiLU 等激活函数——这些正是视觉-语言-动作（VLA）模型与端侧感知推理的热点算子，SKL 若按预期接入 PyTorch/vLLM，将为 RISC-V 机器人端侧推理提供高性能内核基座；其二，沁恒 CH32V407/467（见 2.1）的 RVV 向量 + 高集成外设（DVP 摄像头、I3C、电机控制相关 IO）面向边缘 AI，适合机器人控制/传感前端的低成本 RISC-V 方案。

另注意：昨日预告的第五届滴水湖中国 RISC-V 产业论坛（8 月 13 日开幕，此前称”10 款国产芯片新品集中亮相”）截至采集时点未见开幕成果的独立报道（gnews 中文源窗口内异常，见局限性说明），新品信息需后续跟踪。

五、总结与趋势观察

  1. 软件生态进入”内核库军备”阶段：SiFive SKL 开源是本周最大事件——RISC-V 生态正在复制 x86/ARM 的”高性能数学内核库”路径（对标 cuDNN/MKL），厂商以统一接口收口各自微架构特化优化，直接服务 LLM 推理性能竞争。这对 vLLM/PyTorch 在 RISC-V 平台的落地是实质性利好。
  2. 国产高性能核全栈迭代不停：香山（BERTi/elaboration/CI 基建）与平头哥（特权合规测试框架、Hypervisor 测试套件扩充）窗口内均有实质提交，RISC-V 高性能处理器”设计—验证—编译提速”三线并进，工程化成熟度持续提升。
  3. RISC-V 向数据中心基础设施渗透：赛昉押注 BMC 芯片（AI 数据中心管理），与 Openchip BER10（欧洲超算）、Tenstorrent（出口型号分化，昨日）形成呼应——RISC-V 正从边缘/嵌入式向服务器管理、HPC 计算节点等基础设施级市场多点突破。
  4. MCU 向量化与高集成并行：沁恒 CH32V407/467 将 RVV 向量扩展、以太网 PHY、USB HS PHY、大容量 PSRAM 集成于单芯片，4.11 CoreMark/MHz 的定位表明国产 RISC-V MCU 正以”向量计算 + 高集成外设”双卖点进攻工业物联网与边缘 AI。
  5. FlagOS 生态的 RISC-V 侧承接明确：进迭时空 FlagGems K1 后端算子矩阵成型（90+ 算子 + 开关机制），智源统一 AI 软件栈在 RISC-V 硬件侧的落地由成员厂商分工推进，与 FlagOS 2.1 六组件同步发布的版本节奏相衔接。

局限性说明：gnews 中文检索（zh-CN 区域）窗口内异常（英文正常、中文查询全部返回 0 条），国内团队报道主要依靠 GitHub API 与英文/聚合源，滴水湖论坛开幕成果、国内厂商中文新闻可能存在漏报；赛昉 BMC 与 BER10 跟进报道均为聚合源或转载，细节以标题口径为准，具体型号/时间表待官方披露；本报告 GitHub 数据基于未认证 API（60 req/h 限速内完成）。

附录：完整信源清单

编号 事件 来源链接
1 SiFive 官方博客：Introducing SKL 链接
2 SiFive SKL 开源（Jon Peddie Research） 链接
3 SiFive SKL 开源（TipRanks） 链接
4 沁恒 CH32V407/467（CNX Software） 链接
5 沁恒 CH32V407 向量扩展与 PSRAM（hackster.io） 链接
6 西班牙 BER10 跟进报道（RUSSPAIN） 链接
7 Openchip BER10 首报（HPCwire，2026-07-30） 链接
8 赛昉 BMC 芯片（finance.biggo.com 聚合） 链接
9 平头哥 damo-rv-priv-ats 链接
10 香山 XiangShan 链接
11 进迭时空 FlagGems-RACE（spacemit 后端） 链接
12 进迭时空 ai-sdk 链接
13 算能 sophgo 组织 链接
14 乐鑫 espressif 组织 链接
15 香山 OpenXiangShan 组织 链接
16 平头哥 XUANTIE-RV 组织 链接