RISC-V 데일리 리포트 (2026-08-14)
모니터링 기간: 지난 24시간 (2026-08-13 08:24 ~ 2026-08-14 08:20 베이징 시간) 출처: HN, Google News 집계, CNX Software, Jon Peddie Research, SiFive 공식 블로그, HPCwire 전재, finance.biggo.com (DIGITIMES 계열 집계), GitHub API (T-Head/XiangShan/Infly/ Sophon/Nuclei/Espressif/ESWIN) 등 (상세 내용은 부록 참조)
1. 오픈소스 커뮤니티와 커널/버전 동향
1.1 SiFive, 오픈소스 Kernel Library(SKL) 공개: RVV를 위한 범용 고성능 커널 라이브러리 (오늘의 헤드라인)
날짜: 2026-08-13 (공식 블로그 발표, 같은 날 JPR/TipRanks 등 다수 매체 보도) 출처: SiFive 공식 블로그 / Jon Peddie Research
SiFive는 자사 내부 성능 벤치마크 데모에 사용하던 최적화 커널 라이브러리 SKL(SiFive Kernel Library)을 MIT 라이선스로 오픈소스화한다고 발표했다. SKL은 RISC-V 벡터 명령어 집합(RVV) 및 SiFive 자체 매트릭스 엔진 확장(Xsfmm 시리즈)에 맞춰 고도로 최적화된 연산 커널 모음으로, “단일 파일, 독립적 추출 가능”을 설계 원칙으로 삼아(kernel.c + kernel.h + skl-common.h 세 파일만 복사하면 임의 프로젝트에 내장 가능) libc에 의존하지 않고 메모리 할당/IO/시스템 콜이 없어 Git 서브모듈로 전체 통합이 가능하다. 현재 행렬 곱(GEMM, FP16/BF16/INT8 양자화 포함), 비선형 활성화(exp/softmax/SiLU/GELU), 심층 합성곱, 데이터 이동, 저정밀도 포맷 변환 등 AI/ML 성능 핫스팟을 커버하며, SiFive X390 마이크로아키텍처를 대상으로 인라인 어셈블리 수준의 파이프라인 특화 구현을 제공하는 동시에 범용 RVV 벡터화 버전도 유지한다. SKL의 포지셔닝은 vLLM(paged-attention 재작성 및 연산자 교체)과 PyTorch ATen(커스텀 백엔드 위임) 등 프레임워크의 하위 연산 기반, 즉 RISC-V 생태계의 “cuDNN/MKL식” 공용 커널 계층이 되어 각기 다른 벤더 하드웨어에 프로세서 특화 구현을 배포할 수 있는 통합 창구를 제공하는 것이다. 이는 지난해 Freedom SDK 이후 SiFive가 소프트웨어 생태계에서 단행한 또 하나의 중대한 오픈소스 행보로, RISC-V 플랫폼에서의 LLM 추론 성능 경쟁력을 직접 겨냥한다.
1.2 XiangShan 고성능 코어 지속 최적화: BERTi 수정, elaboration 속도 향상, MainBtb 개선
날짜: 2026-08-13 (11:11/09:26/02:17 UTC 커밋) 출처: OpenXiangShan/XiangShan GitHub
XiangShan 오픈소스 고성능 RISC-V 프로세서(7187 스타)는 모니터링 기간 내 여러 커밋을 병합했다: perf(berti): bugfix and enhance (#5965)는 BERTi(분기 예측 관련 모듈) 성능을 수정 및 강화했고, build(elaboration): add a parameter cache to speed up the elaboration (#6336)은 파라미터 캐시를 통해 Chisel elaboration 컴파일 과정을 가속화했으며, area(MainBtb): use attribute to represent valid (#6350)는 메인 분기 타깃 버퍼의 유효 비트 표현을 최적화했다. 같은 날 XSCache, difftest, NEMU, CoupledL2, GEM5, env-scripts, XiangShanLab 등 주변 저장소에도 일상적인 푸시가 있었다(08-13 종일 활발). 이는 XiangShan 프로젝트 팀이 풀스택 지속 반복 주기에 있음을 보여주며, CI 측에서는 gcc15-spec26 신규 체크포인트와 xscc 주간 회귀 자동화를 동시에 추진하고 있다.
1.3 T-Head Damo Academy, RISC-V 특권 아키텍처 적합성 테스트 프레임워크 damo-rv-priv-ats 발표 (모니터링 기간 내 지속 업데이트)
날짜: 2026-08-13 (09:27 UTC 업데이트) 출처: XUANTIE-RV/damo-rv-priv-ats GitHub
XUANTIE-RV org가 유지 관리하는 T-Head RISC-V 특권 아키텍처 테스트 프레임워크가 모니터링 기간 내에 Add whisper support and update CI (#23)를 머지했습니다. 이 프로젝트(2026-06 생성, C 언어, 지속적으로 활발)는 베어메탈(bare-metal) 컴플라이언스 테스트 프레임워크로, RISC-V 특권 규격의 90개 이상 특권 확장을 커버하며, 각 확장은 독립 ELF 바이너리로 컴파일되어 하드웨어 DUT 또는 QEMU/Sail/Spike 에뮬레이터에서 직접 실행될 수 있고, 플랫폼 추상화 계층을 통해 빌드 구성을 전환하면 타깃(FPGA/haps 포함)을 바꿀 수 있으며, 운영체제 의존성이 전혀 없습니다. 저장소에는 SPEC(규격 발췌)와 NORM(규격 요구사항 ID → 조문 매핑) 디렉터리가 내장되어 있어 “규격 조문—테스트 계획—테스트 케이스”의 3계층 추적 체인을 형성합니다. 최근 커밋 시퀀스를 보면 Hypervisor 확장 테스트 스위트(CSR/인터럽트/예외 그룹, Zicfiss 호환성)가 집중적으로 확장되고 있으며, 이는 T-Head가 특권 아키텍처 컴플라이언스 검증에 체계적으로 투자하고 있음을 반영합니다.
2. 제품 및 생태계 동향
2.1 WCH, CH32V407/467 출시: 이더넷 MAC+PHY와 USB HS PHY를 통합한 RVV 벡터 MCU
날짜: 2026-08-13 출처: CNX Software / hackster.io
WCH(난징 친헝 마이크로일렉트로닉스)가 200 MHz의 신세대 RISC-V 마이크로컨트롤러 CH32V407과 CH32V467을 발표했습니다. 두 제품 모두 자체 개발 QingKe V3V 코어(32비트 RISC-V IMACV-X 사용자 정의 확장, RVV 벡터 명령어 세트 지원)를 기반으로 하며, CoreMark/MHz가 4.11에 달해 일반적인 Arm Cortex-M4보다 우수하다고 주장합니다. 차이점: CH32V467은 4/8 MB 온칩 PSRAM(디스플레이/HMI 애플리케이션 지향)을 제공하고, CH32V407은 PSRAM이 없습니다. 칩상에는 100 Mbps 이더넷 MAC + 10/100 Mbps PHY, 2채널 USB 2.0 고속(480 Mbps) 호스트/디바이스 인터페이스(PHY 내장), LCD-TFT 컨트롤러(LTDC), 150 MHz DVP 카메라 인터페이스, CAN 2.0B, I3C, 10채널 USART, 77개 매핑 가능 IO, 듀얼 12-bit ADC/DAC 등의 주변장치가 통합되어 있으며, 산업용 IoT와 엣지 AI를 겨냥합니다. 이 칩은 이전에 분리형(MCU + 외부 PHY/PSRAM) 방식이던 솔루션을 단일 패키지로 통합했으며, 벡터 확장의 지원으로 엣지 AI(온디바이스 추론)와 산업용 네트워킹 시나리오에서 비용 경쟁력을 갖춥니다. ESP32 생태계 외에도 RISC-V MCU의 “고집적 + 벡터 컴퓨팅” 노선에 또 하나의 멤버가 추가되었습니다.
2.2 스페인 Openchip BER10: 유럽 최초의 슈퍼컴퓨팅용 RISC-V 칩이 지속적인 관심을 불러일으키다 (후속 보도)
날짜: 2026-08-13 (09:33 UTC 보도; 칩 최초 보도 2026-07-30 HPCwire) 출처: RUSSPAIN.com / 최초 보도 HPCwire
스페인 카탈루냐의 칩 스타트업 Openchip(이전에 스페인 정부 전략 펀드 SETT로부터 1억 1,500만 유로 투자를 받음)의 BER10 칩이 이번 주 지속적으로 보도되었으며, 오늘 RUSSPAIN 등은 “유럽 최초의 RISC-V 슈퍼컴퓨팅 칩”이라는 제목으로 후속 보도를 냈다. BER10은 AI, HPC 및 핵심 인프라를 겨냥한 RISC-V 프로세서로, EU의 “디지털 주권” 전략 아래 상징적인 프로젝트다(이전에 Diari ARA는 이를 “유럽 디지털 주권의 기반”이라고 보도했다). 이 사안은 7월 30일(HPCwire)에 최초 보도되었으며, 모니터링 기간 내에는 후속 확산 보도로, 유럽 RISC-V 고성능 컴퓨팅 로드맵에 대한 최신 관심도를 대표한다.
2.3 RISC-V 진영, BMC 칩 시장 진출: StarFive가 AI 데이터센터 관리에 베팅
날짜: 2026-08-13 (07:35 UTC) 출처: finance.biggo.com (DIGITIMES 계열 애그리게이터)
산업 소식은 RISC-V 진영이 서버 베이스보드 관리 컨트롤러(BMC) 칩 시장에 진입하고 있으며, StarFive가 AI 데이터센터 관리 방향에 목표를 걸고 있다고 보도했다. BMC는 서버 원격 관리(아웃오브밴드 모니터링, 펌웨어 관리, 전원 제어)의 핵심 칩으로, 오랫동안 Aspeed 등 전통 벤더가 주도하며 시장 구도가 안정적이었다. RISC-V는 오픈소스 명령어 세트, 통제 가능한 공급망, 맞춤형 유연성을 바탕으로 이 분야에 진입하며, 데이터센터의 “국산화 + 안전하고 신뢰할 수 있는” 관리 칩 수요에 부합한다. StarFive는 이전에 JH 시리즈 애플리케이션 프로세서(JH7110 등)를 배치한 바 있으며, BMC/서버 관리 칩으로의 확장은 소비자/엣지에서 데이터센터 인프라급 시장으로의 전략적 확대를 의미한다. 이는 산업 동향(애그리게이터 소스)이며, 구체적인 칩 모델과 양산 시점은 아직 공개되지 않아 향후 공식 소식을 추적할 필요가 있다.
3. 국내 팀 동향과 심층 분석
3.1 SpacemiT: FlagGems RACE 적응 지속 심화, K1 백엔드 연산자 매트릭스 형성
날짜: 2026-08-13 (fork 저장소 pushed_at 07:47 UTC) 출처: spacemit-com/FlagGems-RACE GitHub
SpacemiT(spacemit-com)가 유지보수하는 FlagGems-RACE(Zhiyuan RACE-org/FlagGems에서 fork한 것으로, FlagOS 생태계 핵심 연산자 라이브러리의 RACE 버전)가 모니터링 기간 내 계속 푸시되었으며, 그 spacemit-backend-ops 브랜치는 이미 완전한 K1(SpacemiT K1 RISC-V SoC) 백엔드를 형성했다: src/flag_gems/runtime/backend/_spacemit/ops/ 아래에 abs/add/addmm/amax/argmax 등 90여 개의 연산자 파일이 있으며, heuristics 설정과 fused 융합 연산자 모듈이 함께 구성되어 있다. 커밋 이력은 7월에 “연산자 등록 복원 + DISABLE_SPACEMIT_OPS 스위치” 메커니즘(spacemit 백엔드를 활성화하지 않을 때 정상적으로 폴백 지원)을 완료했고, 디바이스 속성(total_memory) 보고를 연동했음을 보여준다. 이는 SpacemiT가 FlagOS의 Triton 연산자 라이브러리(FlagGems)를 자사 K1 칩에 깊이 적응시켰음을 의미한다: Zhiyuan의 “통합 오픈소스 AI 소프트웨어 스택” 프레임워크 아래에서 SpacemiT는 RISC-V 하드웨어 백엔드의 연산자 구현 역할을 담당한다. 이전의 ai-sdk 서브모듈(vision)이 매일 정례적으로 업데이트된 점(08-13 12:27 UTC 최신)과 결합하면, SpacemiT의 AI 소프트웨어 스택은 고빈도 반복 중에 있다.
3.2 샹산/핑터우거/쑤오넝/러신/신라이/이쓰웨이 조직 활발도 스냅샷
- 샹산 OpenXiangShan: 1.2절 참조, XiangShan 메인 저장소 08-14 01:36 UTC 여전히 푸시 있음, 전 프로젝트 활발.
- 핑터우거 XUANTIE-RV: damo-rv-priv-ats 외에 riscv-aosp(Android 이식, 481 스타) 08-13 02:41 UTC 푸시 있음, zero_stage_boot 08-12 업데이트; opensbi 08-10 업데이트.
- 쑤오넝 sophgo: sophon-tools(08-13 09:54 UTC), edk2-platforms(09:36), manifest(04:54), build(04:52) 지속 푸시, 부트 체인(zsbl) 08-12 업데이트, BSP 프로젝트 활발.
- 러신 espressif: llvm-project(284 스타, 08-14 00:08 UTC), esp-tflite-micro(687 스타, 08-13 17:40), esp-idf(18773 스타, 17:38), openocd-esp32 고빈도 푸시 — 툴체인과 추론 스택이 러신 RISC-V(ESP32-C 시리즈) 주요 투자 방향.
- 신라이 Nuclei-Software: 최근 일주일 e603_hbird(Verilog Hummingbird E603, 67 스타) 08-07 푸시, nuclei-ai-models(AI 모델 예제) 08-07 업데이트, nuclei-linux-sdk 08-05 업데이트; 모니터링 기간 내 신규 push 없음, 정상 리듬.
- 이쓰웨이 컴퓨팅 eswincomputing: 최근 push는 07-14(u-boot/linux-stable/opensbi 정례 동기화), 모니터링 기간 내 신규 동향 없음; 상장 절차와 차량용 AI MCU 응용(EAM2011)은 여전히 최근 핫이슈(어제 리포트 참조).
4. 중점 방향 특별 챕터: 구현형 지능과 로봇
모니터링 기간 내 신규 구현형 지능/로봇 특별 이벤트 없음, 어제 판단 유지: 진뎨스공간 spacemit-robotics의 LeRobot 적응(SmolVLA/ACT 엣지 디바이스 배포)은 여전히 RISC-V 구현형 지능 방향에서 가장 구체적인 진전이며, 모니터링 기간 내 마지막 커밋은 08-10(lerobot fix(onnx) 강화), reachy_mini/humanoid_unitree_g1 등 휴머노이드 저장소는 안정 유지.
구현형 지능과 간접적으로 관련된 새로운 신호 두 가지: 첫째, SiFive SKL 오픈소스(1.1 참조)가 심층 컨볼루션과 GELU/SiLU 등 활성화 함수를 커버 — 이들은 바로 시각-언어-행동(VLA) 모델과 엣지 디바이스 인식 추론의 핫 연산자이며, SKL이 예상대로 PyTorch/vLLM에 연동되면 RISC-V 로봇 엣지 디바이스 추론에 고성능 커널 기반을 제공할 것; 둘째, 친헝 CH32V407/467(2.1 참조)의 RVV 벡터 + 고집적 주변장치(DVP 카메라, I3C, 모터 제어 관련 IO)는 엣지 AI를 겨냥, 로봇 제어/센싱 프런트엔드에 적합한 저비용 RISC-V 솔루션.
또한 주의: 어제 예고된 제5회 디수이후 중국 RISC-V 산업 포럼(8월 13일 개막, 이전에 “10종 국산 칩 신제품 집중 공개”라 언급)은 수집 시점까지 개막 성과에 대한 독립 보도가 없음(gnews 중국어 출처 모니터링 기간 내 이상, 한계 설명 참조), 신제품 정보는 후속 추적 필요.
5. 요약과 트렌드 관찰
- 소프트웨어 생태계가 “커널 라이브러리 군비 경쟁” 단계 진입: SiFive SKL 오픈소스는 이번 주 최대 이벤트 — RISC-V 생태계가 x86/ARM의 “고성능 수학 커널 라이브러리” 경로(cuDNN/MKL 대응)를 복제 중이며, 각 사가 통일 인터페이스로 자사 마이크로아키텍처 특화 최적화를 집결시켜 LLM 추론 성능 경쟁에 직접 기여. 이는 vLLM/PyTorch의 RISC-V 플랫폼 정착에 실질적 호재.
- 국산 고성능 코어 풀스택 반복 개발 지속: 샹산(BERTi/elaboration/CI 인프라)과 핑터우거(특권 규정 준수 테스트 프레임워크, Hypervisor 테스트 스위트 확충) 모두 모니터링 기간 내 실질적 커밋, RISC-V 고성능 프로세서 “설계—검증—컴파일 가속” 삼선 병진, 엔지니어링 성숙도 지속 향상.
- RISC-V의 데이터센터 인프라 침투: 사이팡이 BMC 칩(AI 데이터센터 관리)에 베팅, Openchip BER10(유럽 슈퍼컴퓨팅), Tenstorrent(수출 모델 분화, 어제)와 호응 — RISC-V가 엣지/임베디드에서 서버 관리, HPC 컴퓨팅 노드 등 인프라급 시장으로 다점 돌파 중.
- MCU 벡터화와 고집적 병행: 친헝 CH32V407/467이 RVV 벡터 확장, 이더넷 PHY, USB HS PHY, 대용량 PSRAM을 단일 칩에 집적, 4.11 CoreMark/MHz 포지셔닝은 국산 RISC-V MCU가 “벡터 컴퓨팅 + 고집적 주변장치” 이중 셀링 포인트로 산업용 IoT와 엣지 AI를 공략 중임을 시사.
- FlagOS 생태계의 RISC-V 측 수용 명확: 진뎨스공간 FlagGems K1 백엔드 연산자 매트릭스 완성(90+ 연산자 + 스위치 메커니즘), Zhiyuan/BAAI 통합 AI 소프트웨어 스택의 RISC-V 하드웨어 측 정착은 회원사 분업으로 추진, FlagOS 2.1 6개 컴포넌트 동시 릴리스 버전 리듬과 연결.
한계 설명: gnews 중국어 검색(zh-CN 지역) 모니터링 기간 내 이상 발생(영어는 정상, 중국어 쿼리는 전부 0건 반환). 국내 팀 보도는 주로 GitHub API와 영어/집계 소스에 의존하며, 디수이후 포럼 개막 성과, 국내 제조사 중국어 뉴스는 누락되었을 수 있음. SiFive BMC와 BER10 후속 보도는 모두 집계 소스 또는 재게시물이며, 세부 사항은 제목 기준으로 하며 구체적 모델/일정은 공식 발표 대기 중. 본 보고서의 GitHub 데이터는 미인증 API 기준(60 req/h 속도 제한 내 완료).
부록: 전체 출처 목록
| 번호 | 이벤트 | 출처 링크 |
|---|---|---|
| 1 | SiFive 공식 블로그: Introducing SKL | 링크 |
| 2 | SiFive SKL 오픈소스 (Jon Peddie Research) | 링크 |
| 3 | SiFive SKL 오픈소스 (TipRanks) | 링크 |
| 4 | WCH CH32V407/467 (CNX Software) | 링크 |
| 5 | WCH CH32V407 벡터 확장과 PSRAM (hackster.io) | 링크 |
| 6 | 스페인 BER10 후속 보도 (RUSSPAIN) | 링크 |
| 7 | Openchip BER10 최초 보도 (HPCwire, 2026-07-30) | 링크 |
| 8 | StarFive BMC 칩 (finance.biggo.com 애그리게이션) | [링크](https://news.google.com/rss/articles/CBMidkFVX3lxTFBsazVrZ |
| 9 | T-Head damo-rv-priv-ats | 링크 |
| 10 | XiangShan | 링크 |
| 11 | SpacemiT FlagGems-RACE (spacemit 백엔드) | 링크 |
| 12 | SpacemiT ai-sdk | 링크 |
| 13 | Sophgo 조직 | 링크 |
| 14 | Espressif 조직 | 링크 |
| 15 | OpenXiangShan 조직 | 링크 |
| 16 | XUANTIE-RV 조직 | 링크 |