Окно мониторинга: последние 24 часа (2026-09-02 08:18 ~ 2026-09-03 08:18, пекинское время) Источники: HN, агрегатор Google News, CNX Software, серия EE Times, Business Wire, Guancha/Sina Finance/Lao Yao Ba, GitHub API (поиск по репозиториям и коммитам организаций) и др. (подробнее см. приложение)

Индекс выпуска

    1. Сообщество открытого исходного кода и программная экосистема
      • Высокий темп итераций открытого ядра XiangShan Kunminghu: более 10 коммитов в основном репозитории XiangShan за день, интенсивные исправления обработки исключений векторных инструкций (09-02)
      • Повторный опрос читателей The Chip Letter: уверенность в том, что “RISC-V станет мейнстримом через 20 лет”, упала на 22 процентных пункта за три года (09-02)
      • ship-your-interpreter: модель Lean 4 + Sail RV64D выполняет уточняющее доказательство в стиле CompCert для бинарников RISC-V (09-03)
    1. Продукты и динамика экосистемы
      • Andes компании Zhixin внедряет платформу agentic AI ChipAgents: время проектирования кастомных процессоров сокращено примерно на 30%, цикл верификации — примерно до 3 недель (09-02)
    1. Динамика китайских команд и углублённый анализ
      • Lingrui Zhixin: раскрыты технические детали серверного ядра RISC-V P100 китайского производства, первая в стране реализация динамического SMT4, тестовый чип скоро отправится на производство (09-02)
      • Suanneng: в LLM-TPU добавлено потоковое мультимодальное развёртывание Microsoft Mage-VL, прилагается предкомпилированный bmodel (09-02)
      • Комплексная проверка GitHub китайских команд: Pingtouge досылает набор тестов hypervisor, остальное в основном документация и синхронизация (09-02/03)
    1. Специальная глава об воплощённом интеллекте и робототехнике
      • MIPS (by GF) выпускает три крупные платформы Physical AI Acies / Actus / Aegis, поддержка экосистемы верхнего уровня RISC-V (09-02/03)
    1. Итоги и наблюдения за трендами
  • Приложение: полный список источников

1. Сообщество открытого исходного кода и программная экосистема

1.1 Высокий темп итераций открытого ядра XiangShan Kunminghu: более 10 коммитов в основном репозитории XiangShan за день, интенсивные исправления обработки исключений векторных инструкций

Дата: 2026-09-02 (непрерывные коммиты с 09-02 09:57 до 09-03 01:47 по пекинскому времени)　Источник: GitHub openxiangshan/XiangShan commits, репозитории организации openxiangshan

Открытое высокопроизводительное процессорное ядро RISC-V XiangShan (архитектура Kunminghu), ведущееся Институтом вычислительной техники Китайской академии наук, поддерживало высокий темп разработки в течение окна мониторинга: за день в основной репозиторий влито более 10 коммитов, сконцентрированных на исправлении корректности векторных инструкций и обработки исключений:

  • Сторона декодирования инструкций: исправлена проблема знакового расширения непосредственного операнда векторных инструкций сравнения, таких как VMSGTU.VI (SelImmField/ImmIsUnsign5b), в VSetFuncUnit добавлена проверка операнда vill, VsetDecoder корректно вызывает исключение недопустимой инструкции при отключённом VS (состояние вектора) — семантика векторного расширения и конечного автомата продолжает ужесточаться;
  • Сторона исполнительных блоков: исправлена логика генерации исключений атомарных операций в AtomicsUnit, LoadUnit сохраняет метаданные головного TLB при невыровненном воспроизведении;
  • Микроархитектура и инфраструктура верификации: в DecodeStage добавлен путь синхронизации регистров на уровне регистров, dramsim3 выполняет выборку Verilator DPI по фронту тактового сигнала, добавлена экспериментальная функция “обучатель покрытия студента” (feat(BOP)).

Сопутствующие репозитории синхронно обновлены: ready-to-run (bump ссылки на NEMU, 16:44 UTC), NEMU, XSCache, workload-builder, GEM5 — все имеют push в течение окна мониторинга, что свидетельствует о полной активности замкнутого цикла разработки “процессор + симулятор + образ”. Шлифовка векторных возможностей и надёжности последующих версий Kunminghu продолжается, что перекликается с программным обеспечением экосистемы RVA23/RVV (вчерашнее требование NVIDIA CUDA к RVA23 для хост-CPU RISC-V).

1.2 Повторный опрос читателей The Chip Letter: уверенность в том, что “RISC-V станет мейнстримом через 20 лет”, упала на 22 процентных пункта за три года

Дата: 2026-09-02 (публикация и горячий пост на HN в один день)　Источник: The Chip Letter (Babbage), Hacker News

Отраслевой полупроводниковый бюллетень The Chip Letter в августе 2023 года и августе 2026 года задал читателям один и тот же вопрос: «Станет ли RISC-V через 20 лет (в 2043 году) стандартной или самой популярной архитектурой набора инструкций?» Сравнение результатов очевидно: в 2023 году большинство читателей считали, что да; в 2026 году эта доля упала ниже половины, снизившись примерно на 22 процентных пункта. Автор Babbage приводит два объяснения: во-первых, масштабные инвестиции в AI оттянули ресурсы и внимание, которые могли бы быть направлены на RISC-V, и RISC-V во многих ускорителях играет лишь второстепенную роль; во-вторых, развитие RISC-V сильно зависит от силы или слабости конкурентов — за последние три года Intel активно восстановился, Arm разрабатывает собственные серверные SoC, а высокопроизводительные ядра NVIDIA и других также прогрессируют, что в сумме привело к потере «доли в сознании» RISC-V. Мнения в комментариях разделились: некоторые читатели считают, что у RISC-V нет постоянного преимущества по площади/производительности и лучший сценарий — распространение в сегменте энтузиастов; другие на примере Espressif ESP32-C3/C6 подчёркивают ценность RISC-V как «дешёвого и достаточного» на чувствительных к стоимости рынках. Хотя этот опрос отражает мнение сообщества, а не фактические данные, потенциальное влияние «нарратива эпохи AI и доли в сознании» на процесс выхода RISC-V в верхний сегмент заслуживает постоянного отслеживания.

1.3 ship-your-interpreter: модель Lean 4 + Sail RV64D для RISC-V бинарников с доказательством уточнения в стиле CompCert

Дата: 2026-09-02/03 (новый репозиторий, обновлён в окне мониторинга)　Источники: GitHub BasisResearch/ship-your-interpreter

Новый открытый проект ship-your-interpreter представляет новый подход к формальной верификации: «не верифицируй исходный код интерпретатора, верифицируй бинарник интерпретатора». Проект компилирует интерпретатор языка WHILE в bare-metal RV64 ELF (с I/O через HTIF), затем использует встроенную в Lean 4 модель набора инструкций RISC-V RV64D, сгенерированную из Sail, и с помощью прямого моделирования в стиле CompCert доказывает, что «индуктивная семантика больших шагов абстрагирует поведение машины»: основная теорема гарантирует, что все выводимые поведения могут остановиться на машине (с кодом выхода 0), а невыводимые программы никогда не завершаются чисто. Согласно описанию репозитория, всё собирается без sorry и без аксиом (используется только лемма классического выбора); незавершённые обязательства честно фиксируются определениями типа Prop, а не маскируются через sorry; в комплекте идут стек верификации fuzzer/SMT/census и пофункциональные леммы моделирования (около 500 модулей таблиц декодирования). Это даёт редкую для экосистемы Lean сквозную эталонную реализацию «корректности RISC-V ПО на уровне бинарника», дополняющую инструментальные цепочки формализации RISC-V (ACT, Sail). Репозиторий ещё новый (низкое число звёзд) и относится к ранним проектам, заслуживающим внимания.

2. Динамика продуктов и экосистемы

2.1 Andes (Jingxin) внедряет agentic AI платформу ChipAgents: время проектирования заказных процессоров сокращено примерно на 30%, цикл верификации — до примерно 3 недель

Дата: 2026-09-02 (новость на официальном сайте Jingxin)　Источники: официальный сайт Andes Technology, репост Dealroom

Andes Technology (Тайваньская фондовая биржа 6533), один из основателей-премьер-членов RISC-V International и один из ведущих мировых поставщиков RISC-V CPU IP, объявила о внедрении agentic AI платформы ChipAgents в процесс проектирования заказных процессоров со значительными результатами: время проектирования заказных процессоров сокращено примерно на 30%, а рабочий процесс верификации, ранее занимавший месяцы, сжат примерно до трёх недель. Это ещё один ведущий производитель CPU IP, который официально включил «AI-агентов для помощи в проектировании/верификации чипов» в свои процессы, что соответствует тенденции AI-for-chip-design, которую внедряют многие компании в области EDA и проектирования; для Andes, чья бизнес-модель сильно зависит от кастомизации AndesCore для клиентов (расширения инструкций, интеграция SoC), автоматизация верификации напрямую конвертируется в конкурентоспособность по срокам поставки. ChipAgents — сторонняя agentic AI платформа (агентная платформа для проектирования чипов). Сейчас общедоступная информация исходит в основном от вендора, детали методологии ожидают последующего раскрытия.

3. Динамика китайских команд и углублённый анализ

3.1 Lingrui Zhixin: раскрыты технические детали P100 — первого китайского серверного RISC-V ядра, первая в Китае реализация динамического SMT4, тестовый чип скоро уйдёт в производство

Дата: 2026-09-02 (углублённое интервью Guancha)　Источники: Guancha, репост Sina Finance, Laoyaoba/JiWei, отчёт China Daily о финансировании, 2026-07

Китайский стартап по производству чипов Lingrui Zhixin, основанный менее двух лет назад, через углублённое интервью Guancha впервые системно раскрыл свой полностью самостоятельно разработанный серверный ядро RISC-V CPU P100 (v1 выпущен в начале 2026 года, тестовый чип скоро отправится на конвейер). Ключевое преимущество — динамический SMT4, ориентированный на нагрузки агентов (Agent): до 4 потоков на ядро с возможностью переключения в реальном времени между SMT1~SMT4 в зависимости от рабочей нагрузки без перезагрузки системы — компания заявляет, что это первая в стране зрелая реализация динамического SMT (в статье названа “единственным эталонным продуктом на китайском пути технологии SMT”, что является формулировкой компании). Остальные характеристики: внеочередной суперскалярный конвейер уровня выше 20, 8 декодеров и 10 выдач, предсказание ветвлений TAGE, заявленная производительность на ядро свыше 20/GHz (SPEC CPU2006); для сценариев длинных цепочек автономной работы агентов усилена корпоративная RAS (сквозное обнаружение ошибок, аппаратная изоляция ошибок, автоматическое переисполнение ошибочных инструкций с самовосстановлением ядра); на базе открытого набора инструкций RISC-V зарезервирован интерфейс для пользовательских расширений, поддерживающий интеграцию заказчиками специализированных ускорителей в конвейер.

Контекст повествования компании: переоценка ценности CPU при исполнении агентов (нагрузки потока управления — декомпозиция задач, вызов инструментов, жизненный цикл песочницы и т.д.; ссылка на исследование Intel/Georgia Tech, согласно которому доля времени выполнения на стороне CPU составляет 50%~90,6%), соотношение серверных CPU/GPU смещается с примерно 1:4 к 1:1; Morgan Stanley прогнозирует, что к 2031 году рынок дополнительных CPU, driven агентами, составит 32,5~60 млрд долларов. Рыночная стратегия: в долгосрочной перспективе основной упор на продажи CPU, в краткосрочной — выборочное лицензирование IP (для DPU, автономного вождения, мозга воплощённого интеллекта, чипов AI-ускорения; лицензирование конкурентных универсальных CPU не практикуется); глубокая привязка к отечественному техпроцессу; производители отечественных GPU, такие как Biren Technology, участвуют в её раунде Pre-A на сумму нескольких сотен миллионов юаней (официально объявлено в 2026-07), стороны совместно оптимизируют планирование “CPU+GPU” и создают отечественный вычислительный комплекс для агентов. Дорожная карта: 128-ядерный серверный CPU на базе P100, как ожидается, отправится на конвейер в 2027 году и поступит в массовое производство в 2028 году; параллельно продвигаются доменно-усиленные процессоры для воплощённого интеллекта и периферийного инференса. Примечание: Lingrui Zhixin ранее не попадала в данный ежедневный отчёт, этот выпуск — первое включение команды в отчёт; технические показатели в основном являются заявлениями компании, до подтверждения в массовом производстве следует относиться к ним с осторожностью, однако её позиционирование “CPU, нативный для агентов + SMT” даёт новый образец для отечественного серверного нарратива RISC-V.

3.2 SOPHGO: LLM-TPU добавил потоковое мультимодальное развёртывание Microsoft Mage-VL с предкомпилированными bmodel

Дата: 2026-09-02　Источники: GitHub sophgo/LLM-TPU, страница проекта Mage-VL (Microsoft), arXiv:2607.24904

Открытый стек развёртывания моделей SOPHGO LLM-TPU (для серии TPU BM1684X/BM1688/CV186X) в рамках окна мониторинга получил поддержку развёртывания Mage-VL: коммит показывает добавление демо потокового (streaming) инференса Mage-VL вместе со ссылкой на скачивание предкомпилированных bmodel (обновление README в 07:38 UTC). Mage-VL — открытая Microsoft в июле 2026 года “codec-native” потоковая мультимодальная базовая модель (arXiv:2607.24904), ориентированная на низколатентный мультимодальный инференс для потоков видео/событий в реальном времени. Это означает, что покрытие VLM на стороне TPU SOPHGO расширяется от статических изображений и текста к сценариям потокового понимания видео, при этом предкомпилированные модели снижают порог развёртывания для пользователей. В сочетании с недавним внедрением спецификаций CV84X6 и поддержкой sophon-tools (о чём уже сообщалось вчера), её стек ПО для AI по-прежнему находится в фазе высокочастотных итераций.

3.3 Комплексная проверка GitHub отечественных команд: Pingtouge дополнительно представила набор тестов hypervisor, остальное — в основном документация и синхронизация

Дата: 2026-09-02/03　Источники: XUANTIE-RV/damo-rv-priv-ats, Nuclei-Software, spacemit-com, sipeed, eswincomputing и другие организации repos API

Проверка окна мониторинга по GitHub-организациям десяти китайских команд RISC-V (pushed_at ≥ 09-02 08:18 пекинское время):

  • T-Head (XUANTIE-RV, 72 репозитория): единственный содержательный коммит — в damo-rv-priv-ats (репозиторий создан в 2026-06, язык C, низкое число публичных star) — “Added more Hyprevisor test suites (#26)” (09-02 09:45 CST). Этот репозиторий, предположительно, является публичным проектом тестовых наборов для привилегированной архитектуры RISC-V (hypervisor/преобразование адресов) со стороны Damo Academy/T-Head — внутренний инструмент, вынесенный наружу, объём информации ограничен;
  • XiangShan (openxiangshan): см. 1.1, наиболее активен в окне мониторинга;
  • Nuclei (Nuclei-Software, 42 репозитория): лишь один push в lauterbach-startup (конфигурация запуска отладчика Lauterbach), рутинное сопровождение;
  • SpacemiT (spacemit-com): обновления трёх репозиториев документации docs-bianbu / docs-chip / docs-ros (система Bianbu, руководства по чипам, документация ROS) и синхронизация edk2-platforms, продолжение ритма дополнения документации (вчера уже сообщалось о руководствах K3 UEFI/P3);
  • SOPHGO (sophgo): см. 3.2; Sipeed (sipeed): обновление ядерного SDK maix_ax620e_sdk_kernel; StarFive (starfive-tech): push в репозиторий u-boot (предположительно не в ветку по умолчанию/синхронизация с upstream); RevyOS: синхронизация ядра в linux fork; ESWIN Computing (eswincomputing): push отсутствует.

Вывод: помимо XiangShan и SOPHGO, у китайских команд в окне мониторинга нет новых архитектурных или продуктовых событий — продолжается обычный спокойный период после крупных релизов.

4. Специальная глава: воплощённый интеллект и робототехника

4.1 MIPS (by GF) выпускает три крупные платформы Physical AI — Acies / Actus / Aegis — с поддержкой экосистемы верхнего уровня RISC-V

Дата: 2026-09-02 (западное побережье США, в Пекине — раннее утро 09-03)　Источники: пресс-релиз Business Wire, перепечатка Yahoo Finance

MIPS под управлением GlobalFoundries (полностью перешедшая на архитектуру RISC-V, в августе только что повышенная до статуса премиум-члена RISC-V International и занявшая пост вице-председателя совета директоров; в данном выпуске сообщалось 08-29) представила три «workload-native» (нативных для рабочей нагрузки) платформы разработчика для Physical AI, опускающие возможности AI до уровня промышленных машин, транспортных средств и встраиваемых систем:

  • MIPS Acies: Inference-Native (нативная для вывода) — платформа разработчика AI-вывода для современных граничных рабочих нагрузок, включающая открытый, основанный на стандартах NPU и открытый программный стек;
  • MIPS Actus: Event-Native (нативная для событий) — платформа разработчика реального времени для управляемых событиями встраиваемых приложений, таких как управление движением, сенсорное объединение, прогнозное обслуживание;
  • MIPS Aegis: Safety-Native (нативная для безопасности) — для критически важных систем Physical AI, требующих низкой задержки и agentic-обработки.

Генеральный директор MIPS Sameer Wasson заявил, что вычислительная платформа должна меняться вслед за рабочими нагрузками; MIPS предлагает единую основу в виде «открытой, software-first» платформы, делая «эффективность и tokens-per-watt» техническим фундаментом; платформа опирается на открытые возможности RISC-V + возможности GF по техпроцессу/упаковке/производству и предоставляет интегрированный путь к AI и процессорным IP, моделированию рабочих нагрузок и заказным чипам (software-to-silicon). Примечательный состав поддержки: директор по маркетингу встраиваемых решений AMD Manuel Uhm и совместный COO/CFO MediaTek David Ku направили приветственные заявления в поддержку экосистемы RISC-V и обязательств MIPS — это взаимно подтверждается вчерашними сообщениями о списке требований NVIDIA CUDA-on-RISC-V и сотрудничестве MediaTek-NVIDIA NVLink Fusion (08-31): Physical AI/embodied intelligence становится важнейшим нарративом и полем битвы для выхода RISC-V в верхний сегмент. Конкретные клиенты и сроки внедрения платформы пока не раскрыты.

В этом окне мониторинга на стороне RISC-V не было других новых аппаратных продуктов для embodied intelligence; платформенный релиз MIPS и внутренний нарратив «agent CPU» (см. 3.1) совместно указывают на то, что RISC-V входит в робототехнику/embodied intelligence в качестве «специализированной вычислительной силы для физического мира и агентов», а не только за счёт соотношения цена-качество универсальных ядер.

5. Итоги и наблюдения за трендами

  1. Две магистральные линии развиваются параллельно: платформизация Physical AI (Запад) и agent CPU (Китай). Три платформы MIPS (Acies/Actus/Aegis) упаковывают «инференс + реальное время + безопасность» в основу разработки RISC-V Physical AI; китайская Lingrui Zhixin выходит на рынок с нарративом «нативный CPU для агентов с динамическим SMT4». В сочетании с опубликованными вчера NVIDIA жёсткими требованиями к переносу CUDA на хост-CPU RISC-V (RVA23/ACPI/когерентность) коммерческий нарратив верхнего сегмента RISC-V быстро формируется вокруг AI-датацентров и embodied intelligence.
  2. Остерегаться сигналов падения «доли умов». Два читательских голосования The Chip Letter за три года показывают снижение уверенности в том, что RISC-V станет мейнстримом через двадцать лет, на 22 процентных пункта; автор объясняет это перетоком инвестиций в AI и контратакой x86/Arm — опрос мнений не отражает факты, но напоминает, что экосистеме помимо технологического продвижения необходимо бороться и за нарратив.
  3. Итерации открытых ядер не прекращаются: более 10 коммитов Xiangshan Kunminghu в окне сосредоточены на корректности и надёжности исключений векторных инструкций; формальная верификация (доказательство уточнения на бинарном уровне в ship-your-interpreter) и AI-ассистированное проектирование (Andes × ChipAgents) становятся новыми рычагами эффективности разработки ПО и проектирования.
  4. Китайские команды в целом находятся в периоде затишья после релизов; стоит отметить следующие узловые точки: запуск тестового чипа Lingrui Zhixin P100 в производство, прогресс клиентских чипов StarFive Tianshu-100, последующие версии Xiangshan, сопутствующие решения для массового производства SOPHGO CV84X.

Приложение: полный список источников

Источник Результат проверки
gnews “RISC-V” when:1d (9 записей) Qualcomm Dragonwing (09-01 уже сообщалось, исключено), MIPS Physical AI (включено 4.1), шум вокруг Qwen LLM/GPU (исключено), GCC17 ACE (особенность x86, исключено), связанное с Andes×ChipAgents (включено 2.1)
gnews SiFive when:3d Только рыночные отчёты и NVIDIA-MediaTek (старая новость от 08-31, сообщалось вчера), новых событий в окне нет
gnews “RISC-V Summit” when:7d / Milk-V / SpacemiT / SOPHGO when:7d Действительных совпадений нет (Summit Europe 2026 на самом деле старая новость июня из Болоньи, не событие этого окна)
gnews Andes when:3d Действительных совпадений нет (старый запрос, известен шум от чилийской Andes по хранению энергии с тем же именем)
gnews Pingtouge/Xiangshan/SOPHGO/Xinlai/Andes when:7d Преимущественно шум (Xiangshan = Пекинский форум Xiangshan, SOPHGO = центры интеллектуальных вычислений/гэмблинг), действительные совпадения: интервью Lingrui Zhixin в Guancha (включено 3.1), обзор RISC-V в EE Times China (перепубликация старой новости с Summit Europe июня, исключено)
HN Только 2 записи: результаты голосования The Chip Letter (включено 1.2), перепубликация учебного ядра SERV (старый проект, исключено)
Сканирование GitHub org (10 организаций) Xiangshan 11 репозиториев, Espressif 31 репозиторий (в основном синхронизация с upstream/форки инструментальных цепочек, без специальных новых событий) активны в окне; Pingtouge/Xinlai/SOPHGO/Andes/Sipeed/StarFive/RevyOS по 1 коммиту; ESWIN 0 коммитов (подробнее см. 3.3)
Новые репозитории GitHub ship-your-interpreter (включено 1.3); новый проект BasisResearch, низкое число звёзд, наблюдение как ранний проект