调研窗口：过去 24 小时（2026-09-02 08:18 ~ 2026-09-03 08:18，北京时间） 信源：HN、Google News 聚合、CNX Software、EE Times 系、Business Wire、观察者网/新浪财经/老杳吧、GitHub API（org 仓库与提交检索）等（详见附录）

本期索引

  • 一、开源社区与软件生态
    • 香山昆明湖开源核高节奏迭代：XiangShan 主仓一日 10+ 提交，向量指令异常处理密集修复（09-02）
    • The Chip Letter 读者复投：对”RISC-V 20 年后成为主流”的信心三年下滑 22 个百分点（09-02）
    • ship-your-interpreter：Lean 4 + Sail RV64D 模型对 RISC-V 二进制做 CompCert 式精化证明（09-03）
  • 二、产品与生态动态
    • 晶心 Andes 引入 agentic AI 平台 ChipAgents：定制处理器设计时间减约 30%、验证周期缩至约 3 周（09-02）
  • 三、国内团队动态与深挖
    • 灵睿智芯：P100 国产服务器级 RISC-V 内核技术细节公开，国内首个动态 SMT4 落地，测试片即将流片（09-02）
    • 算能：LLM-TPU 新增微软 Mage-VL 流式多模态部署，附预编译 bmodel（09-02）
    • 国内团队 GitHub 综合核查：平头哥补交 hypervisor 测试套件，其余多为文档与同步（09-02/03）
  • 四、具身智能与机器人专章
    • MIPS（by GF）发布 Acies / Actus / Aegis 三大 Physical AI 平台，RISC-V 高层生态背书（09-02/03）
  • 五、总结与趋势观察
  • 附录：完整信源清单

一、开源社区与软件生态

1.1 香山昆明湖开源核高节奏迭代：XiangShan 主仓一日 10+ 提交，向量指令异常处理密集修复

日期：2026-09-02（北京时间为 09-02 09:57 至 09-03 01:47 连续提交）　来源：GitHub openxiangshan/XiangShan commits、openxiangshan 组织仓库

中国科学院计算所主导的开源高性能 RISC-V 处理器核 XiangShan（昆明湖架构）在窗口内保持高节奏开发，主仓一日合入 10+ 提交，集中在向量指令与异常处理的正确性修复：

  • 指令解码侧：修复 VMSGTU.VI 等向量比较指令立即数符号扩展问题（SelImmField/ImmIsUnsign5b）、VSetFuncUnit 增加 vill 操作数检查、VsetDecoder 在 VS（向量状态）关闭时正确触发非法指令异常——向量扩展功能与状态机语义持续收紧；
  • 执行单元侧：修复 AtomicsUnit 原子操作异常生成逻辑、LoadUnit 非对齐重放时保留头部 TLB 元数据；
  • 微架构与验证基建：DecodeStage 增加寄存器级寄存器切时序路径、dramsim3 在时钟沿采样 Verilator DPI、新增”学生覆盖率学习器”（feat(BOP)）实验特性。

配套仓库同步刷新：ready-to-run（bump NEMU 引用，16:44 UTC）、NEMU、XSCache、workload-builder、GEM5 均在窗口内有 push，表明”处理器+模拟器+镜像”开发闭环全线活跃。昆明湖（Kunminghu）后续版本的向量与可靠性打磨仍在进行中，这与 RVA23/RVV 生态软件（昨日 NVIDIA CUDA 对 RISC-V 主机 CPU 的 RVA23 要求）形成呼应。

1.2 The Chip Letter 读者复投：对”RISC-V 20 年后成为主流”的信心三年下滑 22 个百分点

日期：2026-09-02（发布与 HN 热帖同日）　来源：The Chip Letter（Babbage）、Hacker News

半导体行业通讯 The Chip Letter 在 2023 年 8 月与 2026 年 8 月向读者做了同一道投票：”20 年后（2043 年）RISC-V 是否会成为标准或最流行的指令集？”结果对比明显：2023 年多数读者认为会；2026 年该比例跌破半数，下滑约 22 个百分点。作者 Babbage 给出两个解释：其一，AI 大规模投资吸走了本可能投向 RISC-V 的资源与注意力，RISC-V 在许多加速器中只扮演配角；其二，RISC-V 的发展高度依赖对手强弱——过去三年英特尔强势复苏，Arm 自研服务器 SoC 与 NVIDIA 等高性能核也在进步，两相叠加使 RISC-V”心智份额”流失。评论区观点分化：有读者认为 RISC-V 无恒定面积/性能优势、最好情况是蔓延于爱好者市场；亦有读者以乐鑫 ESP32-C3/C6 为例强调其”便宜、够用”在成本敏感市场的价值。该调查虽是社区观点而非事实数据，但”AI 时代叙事与心智份额”对 RISC-V 高端化进程的潜在影响值得持续跟踪。

1.3 ship-your-interpreter：Lean 4 + Sail RV64D 模型对 RISC-V 二进制做 CompCert 式精化证明

日期：2026-09-02/03（新仓库，窗口内更新）　来源：GitHub BasisResearch/ship-your-interpreter

新开源项目 ship-your-interpreter 代表一种形式化验证新思路：”不要验证解释器源码，直接验证解释器二进制”。项目把一个 WHILE 语言解释器编译成裸机 RV64 ELF（经 HTIF 做 I/O），再用 Lean 4 嵌入 Sail 生成的 RISC-V RV64D 指令集模型，以 CompCert 式前向模拟证明”归纳大步骤语义抽象了机器行为”：核心定理保证所有可派生行为都能在机器上停机（且退出码 0），不可派生的程序永不干净停机。仓库自述全部构建零 sorry、零公理（仅经典选择引理），未完成的义务以 Prop 型定义如实记录而非用 sorry 掩盖；配套有 fuzzer/SMT/census 验证栈与逐函数模拟引理（约 500 个解码表模块）。这为”二进制级 RISC-V 软件正确性”提供了 Lean 生态里少见的端到端参考实现，与 RISC-V 形式化（ACT、Sail）工具链互补。仓库尚新（star 数低），属值得关注的早期项目。

二、产品与生态动态

2.1 晶心 Andes 引入 agentic AI 平台 ChipAgents：定制处理器设计时间减约 30%、验证周期缩至约 3 周

日期：2026-09-02（晶心官网新闻）　来源：晶心科技 Andes 官网、Dealroom 转载

RISC-V 国际基金会创始首席会员、全球主要 RISC-V CPU IP 供应商之一的晶心科技（Andes Technology，台湾证交所 6533）宣布在其定制处理器设计流程中采用 agentic AI 平台 ChipAgents，成效显著：定制处理器设计时间缩短约 30%，原本长达数月的验证工作流压缩到约三周。这是又一家头部 CPU IP 厂商将”AI 智能体辅助芯片设计/验证”写入官方流程，与此前多家 EDA/设计服务公司推行 AI-for-chip-design 的趋势一致；对晶心而言，其商业模式高度依赖为客户做 AndesCore 定制化（指令扩展、SoC 集成），验证自动化直接转化为交付周期竞争力。ChipAgents 为第三方 agentic AI 平台（面向芯片设计的智能体平台）。当前公开信息以厂商口径为主，具体方法论细节待后续披露。

三、国内团队动态与深挖

3.1 灵睿智芯：P100 国产服务器级 RISC-V 内核技术细节公开，国内首个动态 SMT4 落地，测试片即将流片

日期：2026-09-02（观察者网深度专访）　来源：观察者网、新浪财经转载、老杳吧/爱集微、中国日报网 2026-07 融资报道

成立不足两年的国产芯片创业公司灵睿智芯通过观察者网专访首次系统公开其全栈自研的服务器级 RISC-V CPU 内核 P100（2026 年初发布 v1，测试片即将流片）。核心卖点为面向智能体（Agent）负载的动态 SMT4：单核最高 4 线程，可依据工作负载在 SMT1~SMT4 间实时动态切换、无需重启系统——公司称这是国内首个成熟落地的动态 SMT 技术（文中称”国产 SMT 技术路线唯一的标杆产品”，属公司口径）。其余规格：20 级以上乱序超标量流水线、8 译码 10 发射、TAGE 分支预测，单核性能宣称超 20/GHz（SPEC CPU2006）；面向智能体长链路无人值守场景强化企业级 RAS（端到端错误检测、硬件级错误隔离、出错指令自动重执行的内核自动恢复）；基于 RISC-V 开放指令集预留自定义扩展接口，支持客户在流水线内集成专用加速单元。

公司叙事背景：CPU 在智能体执行中的价值重估（任务拆解、工具调用、沙盒生命周期等控制流负载，引英特尔/佐治亚理工研究称 CPU 侧运行时间占比 50%~90.6%），服务器 CPU/GPU 配比从约 1:4 向 1:1 倾斜；摩根士丹利预测 2031 年智能体驱动 CPU 增量市场 325~600 亿美元。市场策略：长期以 CPU 产品销售为主、短期选择性做 IP 授权（面向 DPU、自动驾驶、具身智能大脑、AI 加速芯片，不授权通用 CPU 竞品）；深度绑定国产工艺；壁仞科技等国产 GPU 厂商参与其数亿元 Pre-A 轮融资（2026-07 官宣），双方联合优化”CPU+GPU”调度、打造国产智能体算力一体机。路线图：基于 P100 的 128 核服务器级 CPU 预计 2027 年流片、2028 年量产；面向具身智能与端侧推理的领域增强处理器同步推进。说明：灵睿智芯此前未被本系列日报收录，本期为该团队首次入报；技术指标多为公司自述，量产验证前宜持保留态度，但其”智能体原生 CPU + SMT”定位为国产 RISC-V 服务器叙事提供了新样本。

3.2 算能：LLM-TPU 新增微软 Mage-VL 流式多模态部署，附预编译 bmodel

日期：2026-09-02　来源：GitHub sophgo/LLM-TPU、Mage-VL 项目页（微软）、arXiv:2607.24904

算能（SOPHGO）开源模型部署栈 LLM-TPU（面向 BM1684X/BM1688/CV186X 系列 TPU）窗口内合入 Mage-VL 部署支持：commit 显示新增 Mage-VL 流式（streaming）推理 demo，并附带预编译 bmodel 下载链接（07:38 UTC 更新 README）。Mage-VL 是微软 2026 年 7 月开源的”codec-native”流式多模态基础模型（arXiv:2607.24904），主打面向实时视频/事件流的低延迟多模态推理。这意味着算能 TPU 侧的 VLM 覆盖从静态图文进一步延伸到流式视频理解场景，且以预编译模型降低用户部署门槛。结合算能近期 CV84X6 规格落地与 sophon-tools 维护（昨日已报），其 AI 软件栈仍处于高频迭代期。

3.3 国内团队 GitHub 综合核查：平头哥补交 hypervisor 测试套件，其余多为文档与同步

日期：2026-09-02/03　来源：XUANTIE-RV/damo-rv-priv-ats、Nuclei-Software、spacemit-com、sipeed、eswincomputing 等组织 repos API

对十家国内 RISC-V 团队 GitHub 组织做窗口核查（pushed_at ≥ 09-02 08:18 北京时间）：

  • 平头哥（XUANTIE-RV，72 仓库）：唯一实质提交在 damo-rv-priv-ats（2026-06 建仓、C 语言、公开 star 数低）——”Added more Hyprevisor test suites (#26)”（09-02 09:45 CST）。该仓库疑为达摩院/平头哥侧 RISC-V 特权架构（hypervisor/地址转换）测试套件的公开化项目，属内部工具外溢，信息量有限；
  • 香山（openxiangshan）：见 1.1，窗口内最活跃；
  • 芯来（Nuclei-Software，42 仓库）：仅 lauterbach-startup（Lauterbach 调试器启动配置）一笔 push，常规维护；
  • 进迭时空（spacemit-com）：docs-bianbu / docs-chip / docs-ros 三处文档仓库更新（Bianbu 系统、芯片手册、ROS 文档）及 edk2-platforms 同步，延续文档补全节奏（昨日已报 K3 UEFI/P3 手册）；
  • 算能（sophgo）：见 3.2；矽速（sipeed）：maix_ax620e_sdk_kernel 内核 SDK 更新；赛昉（starfive-tech）：u-boot 仓库 push（疑非默认分支/上游同步）；RevyOS：linux fork 内核同步；奕斯伟计算（eswincomputing）：无 push。

结论：除香山与算能外，国内团队窗口内无架构级或产品级新动态，延续大版本发布后的常规平静期。

四、具身智能与机器人专章

4.1 MIPS（by GF）发布 Acies / Actus / Aegis 三大 Physical AI 平台，RISC-V 高层生态背书

日期：2026-09-02（美西，北京时间 09-03 凌晨）　来源：Business Wire 通稿、Yahoo Finance 转载

GlobalFoundries 旗下 MIPS（已全面转向 RISC-V 架构，8 月刚晋升 RISC-V 国际基金会顶级会员并出任董事会副主席，本系列 08-29 已报）发布面向 Physical AI 的三个”工作负载原生（workload-native）”开发者平台，把 AI 能力下沉到工业机器、交通工具与嵌入式系统：

  • MIPS Acies：推理原生（Inference-Native）——面向现代边缘工作负载的 AI 推理开发者平台，含开放、基于标准的 NPU 与开放软件栈；
  • MIPS Actus：事件原生（Event-Native）——面向运动控制、传感器融合、预测性维护等事件驱动嵌入式应用的实时开发者平台；
  • MIPS Aegis：安全原生（Safety-Native）——面向需要低延迟与 agentic（智能体式）处理的任务关键型 Physical AI 系统。

MIPS CEO Sameer Wasson 称计算平台需随工作负载而变，MIPS 以”开放、软件优先”平台提供统一底座，把”效率与 tokens-per-watt”作为技术基石；平台依托 RISC-V 开放特性 + GF 制程/封装/制造能力，交付 AI 与处理器 IP、工作负载建模与定制芯片（software-to-silicon）的一体化路径。值得注意的背书阵容：AMD 嵌入式硅营销总监 Manuel Uhm 与 MediaTek 联合 COO/CFO David Ku 均发来对 RISC-V 生态与 MIPS 承诺的欢迎表态——与昨日报道的 NVIDIA CUDA-on-RISC-V 要求清单、MediaTek-NVIDIA NVLink Fusion 合作（08-31）相互印证：Physical AI/具身智能正成为 RISC-V 高端化最重要的叙事与战场。平台具体落地客户与时间表尚未披露。

本窗口 RISC-V 侧无其他具身智能硬件新品；MIPS 平台化发布与国内”智能体 CPU”叙事（见 3.1）共同指向：RISC-V 正以”面向物理世界与智能体的专用算力”身份切入机器人/具身智能，而非仅靠通用核性价比。

五、总结与趋势观察

  1. 两条主线并进：Physical AI 平台化（西方）与智能体 CPU（中国）。MIPS 三平台（Acies/Actus/Aegis）把”推理+实时+安全”打包成 RISC-V Physical AI 开发底座；国内灵睿智芯以”动态 SMT4 智能体原生 CPU”叙事入局。叠加昨日 NVIDIA 公布 CUDA 移植 RISC-V 主机 CPU 的硬性要求（RVA23/ACPI/一致性），高端 RISC-V 的商业叙事正围绕 AI 数据中心与具身智能快速成型。
  2. 警惕”心智份额”回落信号。The Chip Letter 三年两次读者投票显示对 RISC-V 二十年后主流的信心下滑 22 个百分点，作者归因于 AI 投资分流与 x86/Arm 反扑——观点调查不代表事实，但提醒生态在技术推进之外也需争夺叙事。
  3. 开源核迭代不停：香山昆明湖窗口内 10+ 提交集中于向量指令异常正确性与可靠性；形式化验证（ship-your-interpreter 的二进制级精化证明）与 AI 辅助设计（晶心×ChipAgents）成为软件与设计效率的新杠杆。
  4. 国内团队整体处于发布后平静期，值得标记的下一步节点：灵睿智芯 P100 测试片流片、赛昉天枢-100 客户芯片进展、香山后续版本、算能 CV84X 量产配套。

附录：完整信源清单

信源 核查结果
gnews “RISC-V” when:1d（9 条） 高通 Dragonwing（09-01 已报，剔除）、MIPS Physical AI（收录 4.1）、Qwen LLM/GPU 线圈噪音（剔除）、GCC17 ACE（x86 特性，剔除）、Andes×ChipAgents 相关（收录 2.1）
gnews SiFive when:3d 仅市场报告与 NVIDIA-MediaTek（08-31 旧闻，昨已报），无窗口新增
gnews “RISC-V Summit” when:7d / Milk-V / SpacemiT / SOPHGO when:7d 无有效命中（高峰会 Europe 2026 实为 6 月博洛尼亚旧闻，非本窗口事件）
gnews Andes when:3d 无有效命中（旧查询已知智利 Andes 储能同名噪音）
gnews 平头哥/香山/算能/芯来/进迭 when:7d 噪音为主（香山=北京香山论坛、算能=智算中心/博彩），有效命中：观察者网灵睿智芯专访（收录 3.1）、电子工程专辑 RISC-V 综述（6 月 Summit Europe 旧闻重发，剔除）
HN 仅 2 条：The Chip Letter 投票结果（收录 1.2）、SERV 教学核重发（旧项目，剔除）
GitHub org 扫描（10 家） 香山 11 仓库、乐鑫 31 仓库（多为上游同步/工具链 fork，无专项新动态）在窗口活跃；平头哥/芯来/算能/进迭/矽速/赛昉/RevyOS 各 1 笔；奕斯伟 0 笔（详见 3.3）
GitHub 新仓库 ship-your-interpreter（收录 1.3）；BasisResearch 新项目、star 数低，作早期项目观察