Окно мониторинга: 2026-10-28 05:00 ~ 2026-10-29 05:00 (пекинское время, 24 часа).

Источники: агрегатор Google News (14 групп дополнительных запросов на китайском и английском и 17 групп обычных запросов, через прокси), Hacker News, Phoronix, CNX Software, LinuxGizmos, riscv.org, страница новостей официального сайта openRuyi и основной репозиторий, обход официальных сайтов компаний-членов RISC-V International (391 компания), обход рейтинга riscv100.top, а также поиск коммитов и релизов в GitHub (организации и ключевые репозитории XiangShan/NEMU/difftest/XSCache/GEM5, XuanTie от DAMO Academy, ESWIN, Sophgo, Nuclei, Espressif, SpacemiT и spacemit-robotics, Sipeed, revyos, openRuyi-Project, Radxa Linkr, OpenHW и др.).

Индекс выпуска

  • Главное за день: Qwenputer компилирует RV32IM CPU в веса Qwen3.5, используя состояние GDN в качестве RAM (10-28)
    1. Сообщество открытого ПО и экосистема
      • XiangShan difftest поддерживает ретрансляцию удалённых плат XDMA, верификация на FPGA допускает межмашинное планирование (10-28)
      • XiangShan GEM5 добавляет опцию профилирования TEA, XiangShan CI обновляет profile и фаззинг-тестирование (10-28)
      • openRuyi: 20 коммитов за день — семейство компонентов rust-vmm принято группой, рефакторинг сервисной системы krb5 (10-28)
      • CORE-V CVW исправляет управление кэшем CBO: остановка на последнем такте некэшируемого cbo.zero и выдача псевдонимов PBMT (10-28)
    1. Продукты и динамика экосистемы
      • LILYGO T-Display K230: портативный комплект разработчика на базе двухъядерного RISC-V Kendryte K230 (10-28)
      • Microchip PIC64-HPSC публикует ранние результаты облучения: TID 200 krad(Si), SEL 78.2 MeV·cm²/mg (10-28)
      • GUITION представляет серию VisionGo, во главе — 7-дюймовый моноблочный экранный модуль на ESP32-P4 (10-28)
      • SiFive позиционирует RISC-V как управляющий уровень AI-ускорителей, X100/X200/X300 в роли ACU (10-28)
    1. Углублённое изучение китайских команд
      • CTO ESWIN Хэ Нин: автомобильный стандарт и интеллект воплощения становятся второй и третьей кривыми роста, потребительский AI NAS на RISC-V — в серийное производство в четвёртом квартале (10-28)
      • SpacemiT spine-triton следует за spine-mlir 0.8.1, в примере VMT4D перестроено разбиение на блоки (10-28)
      • Sophgo LLM-TPU добавляет ссылку на bmodel Qwen3.6-35B-A3B (10-28)
    1. Специальный раздел: интеллект воплощения и робототехника
      • SpacemiT humanoid_common подключает адаптер движения и клиент операторов, управление whole-body поддерживает табличное связывание (10-28)
      • unitree-go2 переключён на стратегию ходьбы только по рельефу V2, чтение снимков IMU без копирования (10-28)
      • peripherals-imu поддерживает последовательную обратную связь HI91, мультиплексирование каналов IIO BMI270 (10-28)
    1. Итоги и наблюдения за трендами

Главное за день: Qwenputer компилирует RV32IM CPU в веса Qwen3.5, используя состояние GDN в качестве RAM (10-28)

Разработчик Divyansh Agrawal выпустил Qwenputer: необученный Qwen3.5-4B, в веса которого напрямую скомпилирован 32-битный RISC-V CPU, а состояние слоёв Gated DeltaNet самой модели используется как память. В окне мониторинга проект был пересказан рядом СМИ, включая Adafruit и Startup Fortune, и вызвал обсуждение на Hacker News.

Технический путь состоит из трёх шагов. Первый шаг — precise-преобразование GDN в адресуемую RAM: гейт устанавливается в 1, сила записи beta — в 1, ключи кодируются one-hot, каждая запись перезаписывает только одну строку, каждый запрос считывает ровно одно точное значение, — так головы GDN становятся построчно адресуемым хранилищем, а размер состояния не растёт с контекстом. Второй шаг — компиляция CPU в слои: без обучения компилятор шаг за шагом отображает «чтение регистра / сложение / условный переход» и т.п. на головы внимания (табличный поиск), слои прямой связи (арифметика) и головы DeltaNet (RAM); CPU занимает 11 слоёв перед 32 слоями Qwen. Третий шаг — выполнение в ходе декодирования: каждая инструкция соответствует нескольким сгенерированным токенам (ADDR задаёт строку записи, VAL несёт значение, STEP завершает инструкцию), и эти токены сами по себе являются трассой выполнения.

Этот чип основан на RV32IM с расширением Zba, а также имеет небольшой блок больших чисел. По официальным данным, он проходит riscv-tests, результаты программы совпадают с qemu, и при свободном выполнении (free-running, то есть полностью полагаясь на собственный вывод для продвижения, без коррекции со стороны эталонной машины в процессе) 18 миллионов инструкций не содержат ни одной ошибки; при сравнении около 230 тысяч выходных позиций с воспроизведением на эталонной машине — ноль расхождений. Он может выполнять C и MicroPython, но требует небольшого драйвера RvChat для загрузки прошивки и блокировки токенов траектории вне слоя Qwen, поэтому пока не может напрямую запускаться обычным вызовом generate. По производительности каждая инструкция потребляет несколько декодирующих токенов, а базовый пакетный исполнитель на L4 выдаёт около 3200 CPU-токенов/с.

По результатам: на арифметическом наборе DeepMind div_big набирает 97,5% (Qwen с инструментом Python — 95%, базовая модель — 72,5%), mul_big — 97,5% (инструмент — 100%, базовая — 55%), mul_div_multiple_longer — 100% (инструмент — 97,5%, базовая — 90%), add_or_sub_big — 97,5% (инструмент — 97,5%, базовая — 87,5%); на длинной целочисленной арифметике NUPA — рост с 48,6% до 100%. Дополнительно создана экспериментальная файловая система (каталог на 1024 слота, до 512 файлов, около 53 тысяч токенов текста), которая после записи в состояние GDN может сохраняться между сессиями. Цена — контрольная точка 18,8 ГБ (примерно вдвое больше базовой модели, большая часть — нулевое заполнение).

  • Наблюдение: это не отраслевая новость, и не стоит читать её как продуктовое сообщение. Она заслуживает включения потому, что демонстрирует две вещи, связанные с RISC-V: во-первых, любая детерминированная ISA может быть скомпилирована в веса, и порог ISA никогда не был в кодировании инструкций, а в программном стеке и экосистеме; во-вторых, адресуемое состояние внутри модели может служить детерминированной средой выполнения, что для исследований безопасности вроде «компиляции возможностей мониторинга в веса так, чтобы модель сама не могла их подделать» является готовым испытательным стендом. Обратную сторону тоже нужно ясно видеть: 18,8 ГБ весов, несколько токенов на инструкцию, необходимость специального драйвера — всё это обрекает его быть исследовательским устройством, а не заменой чипа; командам, действительно делающим чипы RISC-V, не нужно из-за этого менять курс.

1. Открытое сообщество и программная экосистема

1.1 Difftest XiangShan поддерживает ретрансляцию через удалённые платы XDMA, верификация на FPGA может планироваться между машинами

Дата: 2026-10-28　Источники: GitHub: история коммитов OpenXiangShan/difftest

В окне мониторинга difftest — 3 коммита, ключевой — feat(fpga): support a remote XDMA board relay (#1011): канал между тестируемым ядром на FPGA и эталонной моделью переделан так, чтобы мог ретранслироваться через удалённую плату XDMA, и верификационная машина и плата больше не обязаны находиться на одной машине в одном месте. В комплекте два коммита: во-первых, fix(fpga): let fork REF finish after the final endpoint (#1010), исправляющий в сценарии fork тайминг, когда эталонная модель завершается только после последней конечной точки; во-вторых, fix(mma): accept zero-sized reference operations (#1012), позволяющий пути матричных расширений допускать эталонные операции нулевой длины, чтобы пустые операции не отвергались как ошибки.

  • Наблюдение: эти три коммита вместе показывают, что difftest превращается из «одномашинного средства сравнения» в «сервис верификации с удалённым планированием». Удалённая ретрансляция решает вопрос использования ресурсов — одна среда верификации на FPGA часто стоит в очереди и ждёт людей, а когда канал может работать между машинами, её можно разделять по времени между многими людьми и задачами. Для команд, делающих ядра RISC-V, машинное время верификации обычно дефицитнее, чем людские ресурсы проектирования, и такие изменения практичнее, чем ещё одна точка оптимизации производительности.

1.2 GEM5 XiangShan добавляет опцию профилирования TEA, XiangShan CI обновляет profile и фаззинг-тестирование

Дата: 2026-10-28　Источники: GitHub: история коммитов OpenXiangShan/GEM5, GitHub: история коммитов OpenXiangShan/XiangShan (ветка kunminghu-v3)

На стороне GEM5 добавлен cpu-o3: Add optional TEA profiling for XiangShan (#1255), подключающий к модели XiangShan опциональный канал профилирования TEA; ранее в этом окне репозиторий только что принял исправление инициализации функционального TLB sv48, исправление идентификации источника L2-префетча в CDP, поддержку таймера Sstc и ряд архитектурных исправлений. Основной репозиторий XiangShan в тот же день — ci: update profile & improve fuzz (#6758), обновление конфигурации профилирования CI и усиление процесса фаззинг-тестирования.

  • Наблюдение: одновременное продвижение возможностей профилирования и фаззинг-тестирования — признак того, что ядро вступает в фазу «атрибуции производительности + долгосрочной стабильности». Линия GEM5 заслуживает особого внимания — это не просто модель производительности, а платформа архитектурных исследований с профилированием TEA, и многие микроархитектурные решения XiangShan сначала пробуются здесь до RTL.

1.3 openRuyi: 20 коммитов за один день — семейство компонентов rust-vmm попало в репозиторий группой, перестройка сервисной системы krb5

Дата: 2026-10-28　Источники: GitHub: история коммитов openRuyi-Project/openRuyi

В основном репозитории openRuyi за окно мониторинга 20 коммитов (первые 20 записей истории коммитов полностью попадают в окно), разбитых на четыре блока. Первый блок — групповое попадание в репозиторий семейства компонентов rust-vmm: добавлены rust-linux-loader 0.14, rust-vm-memory 0.18, rust-kvm-ioctls 0.25, rust-acpi-tables обновлён до 0.2.1. Второй блок — перестройка сервисной системы krb5, обработанная тремя коммитами сразу: путь KDC и сервис systemd приведены к единому виду, конфигурация realm сделана нейтральной с возможностью следовать вышестоящим соглашениям об учётных данных, параметры сборки переведены на системные библиотеки с прогоном вышестоящих тестов. Третий блок — языковая и сборочная инфраструктура: обратный перенос оптимизации индекса в go, пакеты, связанные с go-google-api и go-git, переведены на зависимость gcfg v2, cmake предоставляет метаданные дистрибутивного пакета Python, python-scikit-build-core обновлён до 1.1.1, python-httptools ослабил фиксацию версии setuptools, attr обновлён до 2.6.0. Четвёртый блок — завершающие исправления: ceph следует за новым снимком ветки main, procps исправляет имя rpm и восстанавливает uptime, добавлен sql-migrate, python-graphql-core понижен до 3.2.13, удалён python-backports-zstd.

  • Наблюдение: единовременное попадание в репозиторий четырёх компонентов rust-vmm — самый существенный сигнал этого выпуска. Этот набор компонентов является фундаментом стеков виртуализации на Rust, таких как Cloud Hypervisor; групповое вхождение в дистрибутив означает, что зависимости для запуска VMM, написанных на Rust, на RISC-V уже проложены. По сравнению с переносом какого-либо приложения замена языкового стека виртуализационной базы имеет более глубокий эффект.

1.4 CORE-V CVW исправляет управление кэшем CBO: остановка некэшируемого cbo.zero на последнем такте и доставка через псевдонимы PBMT

Дата: 2026-10-28　Источники: GitHub: история коммитов openhwfoundation/cvw

В репозиторий CVW проекта CORE-V вошли два исправления операций с блоками кэша (CBO): Stall an uncached cbo.zero through its final beat заставляет cbo.zero для некэшируемых диапазонов останавливаться вплоть до последнего такта, чтобы не освобождать конвейер до завершения ответа на запись; Send cbo.clean/flush/inval to the D$ through PBMT=NC/IO aliases обеспечивает корректную доставку этих трёх типов операций в кэш данных, когда элемент таблицы страниц помечен как некэшируемый или как псевдоним IO. Оба коммита объединены через PR #2010 и #2008.

  • Наблюдение: CBO — одна из наиболее упускаемых из виду групп инструкций в RVA23: она не появляется в рейтингах производительности, как векторные расширения, но тайминг последнего такта для некэшируемых диапазонов и обработка псевдонимов PBMT относятся к местам, которые «обычно не срабатывают, а если срабатывают — то это повреждение данных». Именно в этом ценность таких проектов, как CORE-V, которые проверяют границы спецификации пункт за пунктом.

2. Продукты и экосистема

2.1 LILYGO T-Display K230: портативный комплект разработчика на базе двухъядерного RISC-V Kendryte K230

Дата: 2026-10-28　Источники: CNX Software: LILYGO T-Display K230 RISC-V AI dev kit, GitHub: Xinyuan-LilyGO/T-Display-K230

LILYGO выпустила карманный комплект для разработки T-Display K230 на базе двухъядерного 64-битного RISC-V Kendryte K230 от Canaan: большое ядро 1,6 ГГц с расширением RISC-V Vector 1.0 и FPU, малое ядро 800 МГц с поддержкой RV64GCB, а также встроенный KPU с поддержкой INT8/INT16 (заявленная производительность на типовых сетях: ResNet50 не менее 85 fps, MobileNetV2 не менее 670 fps, YOLOv5S не менее 38 fps) и аппаратное кодирование/декодирование H.264/H.265. Устройство оснащено 4,1-дюймовым AMOLED-экраном 568×123 с сенсором (MIPI DSI), 1 ГБ LPDDR4, камерой GC2093 2 МП, выходом HDMI 1080p30, Fast Ethernet, WiFi 4 и трансивером LoRa SX1262 или LR2021; опциональная клавиатурная база дополнительно несёт nRF9151 с поддержкой LTE-M, NB-IoT и GNSS и два отсека для аккумуляторов 21700. Со стороны ПО доступны K230 Linux SDK, прошивки CanMV/RT-Smart и лаунчер LVGL; в новой прошивке появилась экспериментальная поддержка Meshtastic и LoRaWAN. Цена: голая плата около 98,79 доллара, комплект около 150 долларов, клавиатурная база — доплата 70,94 доллара (113,25 доллара с nRF9151).

  • Наблюдение: K230 — один из немногих отечественных двухъядерных RISC-V, которые «работают под Linux и имеют встроенный KPU»; LILYGO оформила его в карманный формат с физической клавиатурой, и позиционирование здесь чёткое — сценариям самоорганизующихся сетей вроде LoRa и Meshtastic нужны ввод с клавиатуры, долгое время автономной работы и офлайн-AI, а ранее приходилось выбирать между решениями на Raspberry Pi и чисто MCU-решениями, и ни те ни другие не подходили полностью. Цена уровня 150 долларов достаточно низка и для сообщества радиолюбителей, и для рынка профессионального образования.

2.2 Microchip PIC64-HPSC опубликовала ранние результаты облучения: TID 200 krad(Si), SEL 78,2 MeV·cm²/mg

Дата: 2026-10-28 (публикация 10-27)　Источники: Microchip: пресс-релиз о ключевых этапах программы PIC64-HPSC, обсуждение на Hacker News: 64-битный четырёхъядерный RISC-V микропроцессор PIC64GX

Microchip опубликовала ранние этапы программы высокопроизводительных космических вычислений PIC64-HPSC. Ранняя радиационная характеризация радиационно-стойкой модели PIC64-HPSC1000-RH показала общую поглощённую дозу (TID) 200 krad(Si), а тестирование одиночных сбоев блокировки (SEL) в заданных рабочих условиях — до 78,2 MeV·cm²/mg; при характеризации эффектов одиночных сбоев системный контроллер не показал неисправимых ошибок и не потребовал внешнего сброса. В рамках программы раннего доступа клиентам уже предоставлены кремниевые образцы и комплекты для разработки, а партнёры по платам разрабатывают вычислительные модули VPX и VNX+ на этой платформе. Серия восходит к оценке NASA и JPL будущих потребностей в космических вычислениях: в 2022 году контракт HPSC был присуждён Microchip; в приоритетном списке дефицита гражданского космоса NASA на FY26 «передовые вычисления на орбите для космических операций» занимают третье место среди технологических пробелов.

  • Наблюдение: космос — один из немногих рынков, где у RISC-V есть «реальные потребности, жёсткие требования и отсутствие приемлемых альтернатив». Уровень 200 krad(Si) означает, что область миссий охватывает от низкой околоземной орбиты до пространства за Луной, а данные по SEL и SEE — это входной билет для отбора компонентов космического класса: без измеренных данных об облучении никакая открытость архитектуры не позволит попасть в каталог моделей. Другая интересная сторона этой линии — путь: государство сначала формулирует потребности (оценка NASA/JPL), коммерческая компания поставляет платформу, а партнёры по платам адаптируют форм-фактор VPX — это цепочка поставок гораздо длиннее, чем в потребительской электронике, но с более высокой определённостью.

2.3 GUITION выпустила серию VisionGo во главе с 7-дюймовым моноблочным экранным модулем ESP32-P4

Дата: 2026-10-28　Источники: StreetInsider/ABNewswire: пресс-релиз GUITION о выпуске серии VisionGo

Компания GUITION, входящая в состав Shenzhen Jingcai Intelligent, выпустила серию встраиваемых дисплейных модулей VisionGo, флагманом которой стал 7-дюймовый моноблочный экран ESP32-P4 JC1060P470C_I_W_Y: двухъядерный RISC-V с тактовой частотой 360–400 МГц, 1024×600 IPS ёмкостный сенсорный экран, 32 МБ PSRAM, 16 МБ Flash, интегрированные WiFi и Bluetooth, слот TF-карты, несколько линий GPIO, часть моделей поддерживает MIPI-CSI. Серия охватывает размеры от 1,28 до 21,5 дюйма; официально заявлена совместимость с ESP-IDF, Arduino IDE, MicroPython, LVGL, ESPHome и Home Assistant.

  • Наблюдение: ESP32-P4 закрепляет форму стандартного модуля «HMI-экран плюс главный контроллер». Для команд, разрабатывающих панели умного дома, человеко-машинные интерфейсы для инверторов систем накопления энергии, дисплеи зарядных станций, такие модули снижают аппаратный барьер до уровня «выбрать экран и написать UI», а оставшаяся дифференциация сводится к конструкции и алгоритмам — это также означает, что аппаратная маржа в средне- и низкоуровневых HMI будет выравниваться быстрее.

2.4 SiFive позиционирует RISC-V как слой управления AI-ускорителями, X100／X200／X300 в роли ACU

Дата: 2026-10-28 (блог SiFive от 10-16, анализ Jon Peddie от 10-26, 10-28 обсуждение в сообществе)　Источники: SiFive: The Next Leap in Datacenter AI — Orchestrating Custom Accelerators with Intelligent Control Units, Jon Peddie Research: SiFive makes the case for RISC-V as the control layer for custom AI accelerators

SiFive предлагает использовать процессоры серии Intelligence в качестве «блока управления ускорителем» (ACU), вставляя между хост-процессором и специализированным ускорителем программируемую плоскость управления, отвечающую за диспетчеризацию команд с низкой задержкой, перемещение данных, пред- и постобработку и настройку алгоритмов. Аргументация опирается на три недостатка традиционных решений: жёстко зашитые конечные автоматы при изменении алгоритма или формата данных требуют дорогостоящей аппаратной переделки (respin); частые перемещения данных по разделяемой шине дают неприемлемую задержку и блокируют конвейер доступа к памяти; перекладывание низкоуровневого планирования на хост-процессор одновременно съедает его вычислительный ресурс и увеличивает задержку. Распределение ролей в серии: X100 ориентирован на сценарии с интенсивным управлением, чувствительные к площади и задержке, X200 и X300 обеспечивают большую векторную пропускную способность и вычислительную мощность. Анализ Jon Peddie Research добавляет две информации о внедрении: центры обработки данных Google уже используют Intelligence X200 в качестве хоста AI-вычислений, ещё одна неназванная американская полупроводниковая компания первого эшелона получила лицензию на X100 для промышленного периферийного AI.

  • Наблюдение: этот тезис стоит занести в тренды — коммерческая ценность RISC-V смещается от «замены ISA» к «фиксированной роли в гетерогенной системе». Сама SiFive формулирует это как «ценность уходит из ISA», а оставшаяся дифференциация — в реализации и системной интеграции. Для отечественных производителей вывод столь же прямой: вместо прямого замещения Arm-контроллеров лучше выступать в роли слоя управления и слоя планирования рядом с AI-ускорителем — этот путь предъявляет гораздо меньше требований к программной экосистеме и позволяет быстрее получить заказы.

3. Углублённый анализ отечественных команд

3.1 CTO Eswin Computing Хэ Нин: автомобильный стандарт и воплощённый интеллект становятся второй и третьей кривыми роста; потребительские AI NAS на RISC-V выходят в серийное производство в четвёртом квартале

Дата: 2026-10-28　Источники: [21 ji: 21 диалог CTO Eswin Computing Хэ Нин, высокоценностная точка перелома RISC-V наступит](https://m.21jingji.com/article/20261028/herald/c00176cd6a36a5ee0b9f1caf628e8f13_zaker.html)

Старший вице-президент и главный технический директор Esun Computing Хэ Нин в интервью после саммита привёл несколько конкретных оценок. Во-первых, слияние RISC-V и AI идёт по трём путям: RISC-V как главный CPU с внешним NPU (слабая связка, продуктов уже много); RISC-V входит внутрь AI-блока и берёт на себя диспетчеризацию (внутри GPU Nvidia встроено множество небольших ядер RISC-V); и за счёт векторных и матричных расширений RISC-V сам приобретает AI-вычислительную мощность. Он приводит график: матричные расширения занимают более 80% вычислений больших моделей, на формирование спецификации и выход в продукты уйдёт ещё один-два года, а ещё через два-три года появятся стандартизованные продукты в масштабе; «взрыв глубокого слияния RISC-V и AI потребует, примерно, ещё более трёх лет». Во-вторых, программная экосистема остаётся главным препятствием, но появились три окна возможностей: AI перестраивает программное и аппаратное обеспечение вместе, большие модели перестроили алгоритмы и инструментальные цепочки операторов, центр тяжести вычислений смещается от обучения к инференсу (сложность экосистемы инференса существенно ниже, чем обучения).

На уровне внедрения есть три существенных достижения. В автомобильном сегменте EAM2011 — первый в стране автомобильный MCU с поддержкой легковесных AI-приложений, оснащённый собственным 32-битным ядром RISC-V, уже серийно применяется в сборках дисплеев, автомобильной беспроводной зарядке и системах управления батареей; собственный IP-блок процессора RISC-V R520A прошёл сертификацию функциональной безопасности ASIL-D от немецкой TÜV Rheinland, став первым в мире многоядерным многоархитектурным ядром RISC-V, прошедшим ASIL-D (ранее R500A стал первым в мире ядром RISC-V, получившим сертификацию ASIL-B). На стороне периферии и интеллектуальных вычислений компания совместно с Jikongkong представила первый в мире потребительский AI NAS на архитектуре RISC-V, серийное производство и продажи запланированы на четвёртый квартал 2026 года. На стороне экосистемы компания уже серийно выпустила более 150 продуктов, обслуживает 220 клиентов по всему миру и продвигает экосистему, опираясь на технологическую платформу экосистемы RISAA и созданный по её инициативе альянс RDI.

  • Наблюдение: самая основательная фраза из интервью — барьер в автомобильном сегменте не в чипе, а в системе: от цепочки поставок и Tier1 до внедрения автопроизводителями цепочка крайне длинная, и создание чипа — лишь первый шаг. ASIL-D важен потому, что превращает вопрос «можно ли войти в домен интеллектуального вождения» из коммерческого вопроса в вопрос сертификата; только получив сертификат, гибкость RISC-V получает право соответствовать таким часто меняющимся требованиям, как «функциональная интеграция интеллектуального автомобиля». Что касается AI NAS, серийное производство в четвёртом квартале — это проверяемая временная точка, к которой стоит вернуться в следующем квартале.

3.2 SpacemiT spine-triton догоняет spine-mlir 0.8.1, пример VMT4D перестроен по блокам

Дата: 2026-10-28　Источник: GitHub: история коммитов spacemit-com/spine-triton

В окне мониторинга репозитория бэкенда Triton от SpacemiT 5 коммитов (включая 2 слияния), по существу два: во-первых, ссылка на скачивание предкомпилированного spine-mlir обновлена до 0.8.1 с синхронным обновлением номера версии; во-вторых, пример матрично-векторного транспонирования 4D (VMT4D) перенастроен на «оптимальные по бенчмарку» блоки 128×32 с предварительным транспонированием. Днём ранее в этом репозитории также исправлен smt_rvisa: fix constexpr capture shadowing kernel params — проблема затенения параметров ядра захватом констант на стороне RISC-V ISA, а также защитное условие CI, пропускающее не-wheel задачи при установке BUILD_COMMIT.

  • Наблюдение: spine-mlir — это верхний уровень компиляторной стороны, и то, что spine-triton догоняет 0.8.1, показывает, что два репозитория уже наладили согласованный ритм. Ещё примечательнее подход «пример как бенчмарк»: закрепление параметров блокировки примера VMT4D на измеренных оптимальных значениях означает, что нижестоящие интеграторы получают не просто рабочий образец, а воспроизводимую базовую линию производительности.

3.3 Sophgo LLM-TPU добавляет ссылку на bmodel Qwen3.6-35B-A3B

Дата: 2026-10-28　Источник: GitHub: история коммитов sophgo/LLM-TPU

В репозитории Sophgo LLM-TPU добавлен feat: add qwen3.6-35b-a3b bmodel link, предоставляющий ссылку на скачивание скомпилированного bmodel для Qwen3.6-35B-A3B. Предыдущий ритм адаптации в этом репозитории включал примеры Python для MiniCPM5-2B и MiniCPMV4.7 (для BM1684X и CV84X6), а также поддержку совместимости с bge-reranker-v2-m3 и MinerU2.5-Pro.

  • Наблюдение: 35B-A3B — это разреженная MoE-модель с активируемыми параметрами лишь порядка 3B; возможность предоставить её для скачивания в виде bmodel на TPU показывает, что адаптация моделей у Sophgo сместилась от плотных малых моделей к разреженным большим — такие модели более чувствительны к пропускной способности памяти и планированию, но менее требовательны к пиковой производительности, что как раз является зоной комфорта отечественных TPU. Предоставление только ссылки без кода — распространённый способ дистрибуции у отечественных производителей: веса и артефакты компиляции размещаются на стороне модели.

4. Специальный раздел: воплощённый интеллект и робототехника

4.1 SpacemiT humanoid_common подключает адаптер движения и клиент операторов, whole-body управление получает табличную связность

Дата: 2026-10-28　Источник: GitHub: spacemit-robotics/humanoid_common, GitHub: spacemit-robotics/control_whole_body

Модуль humanoid_common проекта spacemit-robotics слил integrate motion adapters and operator clients, подключив адаптеры движения и клиенты операторов к единой среде исполнения; ранее (26-10) уже были подключены голосовой клиент оператора и статические параметры. control_whole_body в тот же день слил support tabulated couplings and feedback recovery (#8), добавив в управление всем телом таблично-заданные связи суставов и путь восстановления обратной связи.

  • Наблюдение: вчера в этой колонке было «пакетная синхронизация, содержательных коммитов нет», сегодня та же организация в 04:07 и 04:08 (UTC) выдала подряд два функциональных коммита, и оценку приходится корректировать — слой робототехнического middleware в SpacemiT продолжает развиваться. Так называемый «клиент оператора» — это способ подключения возможностей (движения, голоса и т. д.) к среде исполнения самого робота в виде удалённых сервисов; это та же линия, что и серия коммитов с конца сентября (сервис операторов, управление траекторией на фиксированной базе, перехват верхних конечностей, выбор движения SONIC): humanoid_common превращается в middleware-слой самого робота, а не в набор драйверов под конкретную модель.

4.2 unitree-go2 переключён на стратегию ходьбы только по рельефу V2, чтение снимков IMU без копирования

Дата: 2026-10-28　Источник: GitHub: spacemit-robotics/unitree-go2

В окне мониторинга репозитория unitree-go2 — 6 коммитов, ключевые касаются стратегии ходьбы и чтения с датчиков: переход на стратегию ходьбы V2 «только по рельефу» с фиксацией загрузки модели на указанной версии при сохранении существующей архитектуры архивной загрузки моделей; на стороне производительности read IMU snapshots without copying motor state (PR #4) избавляет чтение снимков IMU от сопутствующего копирования состояния моторов; кроме того, исправлены описание конфигурации оборудования для загрузки зависимости SBUS в регрессии CI и опционального восстановления SBUS.

  • Наблюдение: «только по рельефу» означает, что стратегия больше не ветвится по условиям (ступени, склоны и т. п.), а покрывается единой стратегией рельефа — типичный компромисс: сузить диапазон доменной рандомизации sim2real в обмен на стабильность и воспроизводимость на реальной машине. Чтение снимков IMU без копирования напрямую отвечает на источник джиттера в контуре управления порядка 1 кГц: убрав состояние моторов из пути данных, задержка чтения превращается из «пропорциональной объёму состояния» в константу.

4.3 peripherals-imu: поддержка последовательного feedback HI91, переиспользование каналов IIO BMI270

Дата: 2026-10-28　Источник: GitHub: spacemit-robotics/peripherals-imu

В окне peripherals-imu — два коммита: feat(imu): support HI91 serial feedback (#21) добавляет разбор последовательного feedback HI91; perf(imu): reuse BMI270 IIO channels and pace sensor reads (#22) переходит на переиспользование каналов ядерного IIO BMI270 и троттлинг чтения датчиков. Ранее репозиторий уже покрывал событийный SPI BMI270, UART-драйверы IWT603 и Forsense, а также вывод прерываний ICM42670P.

  • Наблюдение: линия драйверов IMU движется от «свой протокол на каждую модель» к «единая точка входа ядерного IIO + немного приватных протоколов как запасной вариант». Для производителей готовых изделий это хороший сигнал — замена датчика больше не требует правок прикладного слоя, достаточно наличия канала IIO в ядре; для самой SpacemiT поддержка третьего последовательного протокола (IWT603, Forsense, HI91) означает, что её референсный дизайн робота адаптируется под всё больше отечественных поставщиков IMU.

5. Итоги и наблюдения за трендами

1. Следующий шаг инфраструктуры верификации — пулирование ресурсов. Сегодняшний коммит XiangShan difftest с ретрансляцией удалённых плат XDMA снимает ограничение «верификационная машина и плата должны быть на одном хосте». В сочетании с проверкой fast-ref и fork, воспроизведением записей reftrace и переключателем синхронной верификации MMA за последние три дня техническая линия difftest сместилась от ускорения однократного сравнения к планированию нескольких наборов верификационных ресурсов. Командам, делающим RISC-V-ядра в Китае, как правило, не хватает машинного времени — этот путь практичнее, чем ещё одна точка оптимизации производительности.

2. Роль RISC-V в AI смещается от «замены главного контроллера» к «фиксированной второй роли». В один день прозвучали два независимых утверждения: SiFive позиционирует серию Intelligence как блок управления AI-ускорителями (в дата-центрах Google X200 уже используется как хост AI-вычислений), а Хэ Нин из ESWIN разложил интеграцию RISC-V и AI на три пути — внешний главный контроллер, планирование внутри блока, расширения набора инструкций — и дал трёхлетний график. Оба указывают на один вывод: прямое замещение на передовых техпроцессах — не главное поле боя сегодня; места, где можно получить заказы, — это плоскость управления, плоскость планирования и сторона инференса.

3. Автомобильный стандарт — это водораздел текущего раунда, а не потребительская электроника. ESWIN R520A получил сертификат TÜV Rheinland ASIL-D (первое в мире RISC-V ядро с многоядерной многоархитектурной поддержкой), автомобильный MCU EAM2011 уже массово устанавливается в автомобили, а потребительский AI NAS в сотрудничестве с Jikongkong запланирован к массовому производству в четвёртом квартале. Из этих трёх направлений ASIL-D — единственный порог, который невозможно обойти ценовой войной: он превращает вопрос «можно ли войти в домен интеллектуального вождения» в вопрос сертификата. Если остальные китайские производители RISC-V хотят выйти на высокоценные сценарии, график получения этого сертификата заслуживает отдельного отслеживания.

4. Робототехнический стек перешёл от «синхронизации» к «разработке». Вчера spacemit-robotics был определён как пакетная синхронизация зеркал, а сегодня в четырёх репозиториях появилось десять содержательных коммитов: уровень промежуточного ПО подключил адаптер движения и клиент операторов, управление всем телом поддерживает табличное сопряжение и восстановление обратной связи, Go2 переключён на стратегию только рельефа V2, драйвер IMU расширен до третьего протокола последовательного порта с повторным использованием ядра IIO. Метод интерпретации этой рубрики по-прежнему должен опираться на содержимое коммитов в основную ветку, но выводы должны следовать за доказательствами.

5. Объём информации и основания для выводов в этом выпуске. После дедупликации попаданий в окне мониторинга Google News на китайском и английском языках существенные новые материалы сосредоточены на шести пунктах: Qwenputer, интервью с CTO ESWIN, LILYGO K230, Microchip PIC64-HPSC, GUITION VisionGo и обсуждение уровня управления SiFive; остальное — последующие разборы саммита и биржевые заметки, исключённые по правилу дедупликации. Основную часть выпуска составляет сторона открытого исходного кода: цепочка верификации Xiangshan, rust-vmm в openRuyi, исправления CBO в CORE-V и компилятор/робототехнический стек в Jiandie — всё имеет проверяемые записи коммитов.

Полный список источников

Контрольная таблица источников

Источник Результат проверки
Агрегация Google News (17 стандартных запросов на китайском и английском плюс 14 дополнительных запросов, 24-часовое окно) После дедупликации фактически добавлено 6 материалов: Qwenputer (публикации Adafruit, Startup Fortune, обсуждение на HN), интервью с CTO Eswin, LILYGO T-Display K230, этапная веха Microchip PIC64-HPSC, GUITION VisionGo, обсуждение уровня управления SiFive; последующие разборы саммита (материал SpacemiT о полностью собственной разработке, объёмы поставок XuanTie), суперузел Lanxin LX500 (выпущен 10-19), гонконгское IPO Eswin (листинг 10-09) относятся к уже существующему контенту и в соответствии с правилами дедупликации повторно не включаются; запрос «SOPHGO» по-прежнему смешивается со статьями о перевозке угля и биржевыми сводками, по запросу «Espressif» в окне совпадений нет, результаты исключены
XiangShan / NEMU / difftest / XSCache / GEM5 Ветка Kunminghu V3 — 1 коммит (CI profile и фаззинг-тестирование); difftest — 3 коммита (удалённый ретранслятор XDMA, завершение fork-референса, эталонная операция MMA нулевой длины); GEM5 — 1 коммит (профилирование XiangShan TEA); в NEMU и XSCache в пределах окна коммитов нет
Основной репозиторий и сайт openRuyi В основном репозитории за окно 20 коммитов (набор из четырёх rust-vmm, три рефакторинга krb5, ceph, цепочки сборки go и python, procps и attr и др.); последняя публикация на новостной странице сайта по-прежнему версия 2026.09, релиз этого месяца не выпущен
XuanTie (DAMO), Eswin, Nuclei, Espressif, Sipeed У XuanTie, Escoin, Nuclei в пределах окна нет push-событий на уровне организации; у Espressif 43 push-события по репозиториям — обычный ритм синхронизации основных компонентов раз в неделю; у Sipeed только 1 коммит SLogicWeb (веб-фронтенд)
spacemit-com и spacemit-robotics от SpacemiT spacemit-com — push в 10 репозиториев, фактически 5 коммитов spine-triton (spine-mlir 0.8.1, перебалансировка разбиения на блоки VMT4D) и плановые обновления сабмодулей ai-sdk; spacemit-robotics — 10 содержательных коммитов в 4 репозиториях (humanoid_common, control_whole_body, unitree-go2, peripherals-imu)
CORE-V и OpenHW CVW — 4 коммита (два исправления CBO, два слияния); CVA6 master с 10-23 переведён в режим только для чтения, в пределах окна коммитов нет
SOPHGO LLM-TPU — 1 коммит (ссылка на bmodel Qwen3.6-35B-A3B); остальные 22 репозитория той же организации в интервале с 06:40 до 07:42 (UTC) демонстрируют признаки пакетной синхронизации, а не новой разработки
Обход сайтов компаний-членов (391) Обойдено 391 организация, изменения страниц отмечены в основном у вузов и научно-исследовательских организаций (MIT, KU Leuven, Шанхайский университет Цзяо Тун, Шэньчжэньский институт передовых технологий Китайской академии наук, Афинский университет, Национальный университет Сингапура и др.), содержание — обновление новостей на главной странице и информации о приёме, существенных изменений вроде новых продуктов, финансирования или релизов архитектуры не обнаружено; для 67 организаций сбор не удался (включая Институт программного обеспечения Китайской академии наук, Пекинскую академию открытых чипов RISC-V, Tencent, Ingenic, Sanechips и др.), что не блокирует работу
Обход riscv100.top Изменений нет (What’s New, Upcoming, состав комитета и шесть рейтингов SPEC — без добавлений и изменений числовых значений)

Пояснение об ограничениях

В этом выпуске проверка на стороне GitHub выполнялась перекрёстно через интерфейс уровня организации и ленту коммитов (Atom); анонимный лимит интерфейса уровня организации к концу сбора всё ещё был близок к исчерпанию, поэтому часть неключевых репозиториев при наличии активности в пределах окна могла быть пропущена. При повторной проверке ленты коммитов GEM5 и CVW были случаи сбоя сбора; данные в тексте приводятся по первому успешному сбору. При обходе сайтов компаний-членов у 67 организаций не удалось получить основной текст из-за антибот-защиты, редизайна или слишком короткой загрузки; динамика на их сайтах не учитывалась в оценках этого выпуска. Шестой саммит RISC-V China завершился 10-20, проверка изменений на сайте саммита и в репозиториях исходного кода с этого выпуска прекращается.