모니터링 기간: 2026-10-28 05:00 ~ 2026-10-29 05:00 (베이징 시간, 24시간).

출처: Google News 집계(중·영문 14개 보충 쿼리 및 17개 일반 쿼리, 프록시 경유), Hacker News, Phoronix, CNX Software, LinuxGizmos, riscv.org, openRuyi 공식 웹사이트 뉴스 페이지 및 메인 저장소, RISC-V 국제 재단 회원 기업 공식 웹사이트 점검(391개사), riscv100.top 순위 점검, 그리고 GitHub(샹산 XiangShan／NEMU／difftest／XSCache／GEM5, 다모 아카데미 쉬안톄, ESWIN, SOPHGO, Nuclei, Espressif, SpacemiT 및 spacemit-robotics, Sipeed, revyos, openRuyi-Project, Radxa Linkr, OpenHW 등 조직 및 주요 저장소의 커밋과 릴리스 검색).

이번 호 인덱스

  • 오늘의 핵심: Qwenputer, RV32IM CPU를 Qwen3.5 가중치에 컴파일하고 GDN 상태를 RAM으로 활용 (10-28)
    1. 오픈소스 커뮤니티와 소프트웨어 생태계
      • 샹산 difftest, 원격 XDMA 보드 중계 지원으로 FPGA 검증 크로스 머신 스케줄링 가능 (10-28)
      • 샹산 GEM5, TEA 프로파일링 옵션 추가, XiangShan CI 프로파일 및 퍼징 테스트 업데이트 (10-28)
      • openRuyi 하루 20건: rust-vmm 컴포넌트군 그룹 단위 등록, krb5 서비스 체계 재구성 (10-28)
      • CORE-V CVW, CBO 캐시 관리 수정: 비캐시 cbo.zero 마지막 사이클 스톨 및 PBMT 별칭 발행 (10-28)
    1. 제품 및 생태계 동향
      • LILYGO T-Display K230: Kendryte K230 듀얼코어 RISC-V 휴대형 개발 키트 (10-28)
      • Microchip PIC64-HPSC, 초기 방사선 조사 결과 공개: TID 200 krad(Si), SEL 78.2 MeV·cm²/mg (10-28)
      • GUITION, VisionGo 시리즈 출시, 7인치 ESP32-P4 일체형 디스플레이 모듈 선두 (10-28)
      • SiFive, RISC-V를 AI 가속기 제어 계층으로 포지셔닝, X100／X200／X300으로 ACU 구현 (10-28)
    1. 국내 팀 심층 분석
      • ESWIN CTO 허닝: 차량규격과 임바디드 인텔리전스가 제2·제3 성장 곡선, RISC-V 소비자급 AI NAS 4분기 양산 (10-28)
      • SpacemiT spine-triton, spine-mlir 0.8.1 후속 적용, VMT4D 예제 블로킹 재조정 (10-28)
      • SOPHGO LLM-TPU, Qwen3.6-35B-A3B bmodel 링크 신규 추가 (10-28)
    1. 임바디드 인텔리전스와 로보틱스 특별 장
      • SpacemiT humanoid_common, 모션 어댑터와 연산자 클라이언트 연동, whole-body 제어 테이블화 커플링 지원 (10-28)
      • unitree-go2, 지형 전용 V2 보행 정책으로 전환, IMU 스냅샷 제로카피 읽기 (10-28)
      • peripherals-imu, HI91 시리얼 피드백 지원, BMI270 IIO 채널 재사용 (10-28)
    1. 요약 및 트렌드 관찰

오늘의 핵심: Qwenputer, RV32IM CPU를 Qwen3.5 가중치에 컴파일하고 GDN 상태를 RAM으로 활용 (10-28)

개발자 Divyansh Agrawal이 Qwenputer를 공개했다: 학습되지 않은 Qwen3.5-4B로, 32비트 RISC-V CPU를 모델 가중치에 직접 컴파일하고 모델 자체의 Gated DeltaNet 계층 상태를 메모리로 사용한다. 이 소식은 모니터링 기간 내 Adafruit, Startup Fortune 등 여러 매체에 의해 전달되었으며 Hacker News에서 논의를 촉발했다.

기술 경로는 세 단계다. 첫 단계는 GDN을 주소 지정 가능한 RAM으로 정밀화하는 것: 게이트를 1로, 쓰기 강도 beta를 1로, 키를 one-hot 인코딩으로 설정하여 매 쓰기가 단 한 행만 덮어쓰고 매 쿼리가 정확히 하나의 값만 읽도록 하면, GDN 헤드가 행 단위 주소 지정 저장소로 변하며 상태 크기가 컨텍스트에 따라 증가하지 않는다. 둘째 단계는 CPU를 계층으로 컴파일하는 것: 학습 없이 컴파일러가 “레지스터 읽기／덧셈／조건 분기” 등의 단계를 어텐션 헤드(룩업), 피드포워드 계층(산술), DeltaNet 헤드(RAM)로 하나씩 매핑하며, CPU는 Qwen의 32개 계층 중 앞선 11개 계층을 차지한다. 셋째 단계는 실행을 디코딩 중에 수행하는 것: 각 명령어는 몇 개의 생성 토큰에 대응하며(ADDR은 쓰기 행 지정, VAL은 수치 전달, STEP은 명령 종료), 이 토큰들 자체가 실행 궤적이다.

이 코어는 RV32IM에 Zba 확장을 더한 것이며, 별도로 소형 대수 연산 유닛을 갖추고 있다. 공식 측은 riscv-tests와 프로그램 결과가 qemu와 일치한다고 밝혔고, 자유 실행(free-running, 즉 전적으로 자체 출력에 의존해 진행하며 중간에 참조 기기로 교정하지 않음)으로 1800만 개 명령어를 실행하는 동안 단 한 곳의 오류도 없었다. 약 23만 개 출력 위치를 참조 기기 재생과 비교했으며 불일치는 0이었다. C와 MicroPython을 실행할 수 있지만, 펌웨어를 로드하고 궤적 token을 Qwen 계층 밖으로 차단하는 소형 드라이버 RvChat이 필요하므로 당분간 일반적인 generate 호출로 직접 실행할 수는 없다. 성능 면에서 명령어당 수 개의 디코딩 token을 소모하며, 기준 배치 실행기는 L4에서 약 3200 CPU token/초이다.

효과 면에서 DeepMind 산술 세트에서 div_big는 97.5%(Qwen에 Python 도구를 추가한 경우 95%, 기본 모델 72.5%), mul_big는 97.5%(도구 100%, 기본 55%), mul_div_multiple_longer는 100%(도구 97.5%, 기본 90%), add_or_sub_big는 97.5%(도구 97.5%, 기본 87.5%)를 기록했으며, NUPA 장정수 산술에서는 48.6%에서 100%로 향상되었다. 부수적으로 실험적 파일 시스템(1024 슬롯 디렉터리, 최대 512개 파일, 약 5.3만 token 텍스트)도 만들었으며, GDN 상태에 기록한 후 세션 간에 보존할 수 있다. 대가는 체크포인트 18.8 GB(기본 모델의 약 두 배, 대부분 제로 패딩)이다.

  • 관찰: 이것은 산업 뉴스가 아니며 제품 소식으로 읽어서는 안 된다. 수록할 가치가 있는 이유는 RISC-V와 관련된 두 가지를 보여주었기 때문이다. 첫째, 모든 결정론적 ISA는 가중치로 컴파일될 수 있으며, ISA의 문턱은 결코 명령어 인코딩에 있지 않고 소프트웨어 스택과 생태계에 있다. 둘째, 모델 내부의 주소 지정 가능한 상태가 결정론적 실행 환경 역할을 할 수 있으며, 이는 “모니터링 능력을 가중치에 컴파일해 모델 스스로가 변조할 수 없게 한다”는 안전 연구에 즉시 사용 가능한 시험대이다. 반면도 분명히 봐야 한다. 18.8 GB 가중치, 명령어당 수 개의 token, 전용 드라이버 필요라는 점은 그것이 칩 대체품이 아니라 연구 장치임을 의미한다. 실제로 RISC-V 칩을 만드는 팀이 이 때문에 노선을 조정할 필요는 없다.

1. 오픈소스 커뮤니티와 소프트웨어 생태계

1.1 샹산 difftest, 원격 XDMA 보드 중계 지원, FPGA 검증 크로스머신 스케줄링 가능

날짜: 2026-10-28　출처: GitHub: OpenXiangShan/difftest 커밋 기록

difftest 모니터링 기간 내 3건의 커밋이 있었으며, 핵심은 feat(fpga): support a remote XDMA board relay(#1011)이다. FPGA 상의 피시험 코어와 참조 모델 사이의 링크를 원격 XDMA 보드 중계를 거칠 수 있도록 개조했다. 검증 머신과 보드가 더 이상 같은 머신·같은 자리에 있을 필요가 없다. 함께 두 건이 더 있는데, 하나는 fix(fpga): let fork REF finish after the final endpoint(#1010)로 fork 시나리오에서 참조 모델이 마지막 엔드포인트 이후에야 마무리되는 타이밍을 수정했다. 다른 하나는 fix(mma): accept zero-sized reference operations(#1012)로 행렬 확장 경로가 길이 0의 참조 연산을 허용하도록 해, 빈 연산이 오류로 거부되지 않게 했다.

  • 관찰: 이 세 건을 종합하면 difftest가 “단일 머신 비교기”에서 “원격 스케줄링 가능한 검증 서비스”로 변모하고 있음을 보여준다. 원격 중계가 해결하는 것은 자원 활용률이다. FPGA 검증 환경 한 세트는 흔히 줄을 서서 기다리는데, 링크가 크로스머신이 되면 여러 사람·여러 작업이 시분할로 사용할 수 있다. RISC-V 코어를 만드는 팀에게 검증 머신 시간은 보통 설계 인력보다 더 희소하며, 이런 변경은 성능 최적화 포인트 하나를 더하는 것보다 실용적이다.

1.2 샹산 GEM5, TEA 프로파일링 옵션 추가, XiangShan CI 프로파일 및 퍼징 업데이트

날짜: 2026-10-28　출처: GitHub: OpenXiangShan/GEM5 커밋 기록, GitHub: OpenXiangShan/XiangShan 커밋 기록(kunminghu-v3 브랜치)

GEM5 측은 cpu-o3: Add optional TEA profiling for XiangShan(#1255)를 새로 추가해 샹산 모델에 선택적 TEA 프로파일링 경로를 연결했다. 앞서 모니터링 기간 내에 이 저장소는 sv48 기능급 TLB 초기화 수정, CDP 내 L2 프리페치 소스 식별 수정, Sstc 타이머 지원 등 일련의 아키텍처급 수정을 막 머지한 상태였다. 샹산 메인 저장소는 같은 날 ci: update profile & improve fuzz(#6758)로 CI 프로파일 설정을 업데이트하고 퍼징 테스트 흐름을 강화했다.

  • 관찰: 프로파일링 능력과 퍼징 테스트가 동시에 추진되는 것은 코어가 “성능 귀인 + 장기 실행 안정성” 단계에 진입했다는 표지다. GEM5 라인은 특히 주목할 만하다. 단순한 성능 모델이 아니라 TEA 프로파일링을 갖춘 아키텍처 탐구 플랫폼이며, 샹산의 많은 마이크로아키텍처 결정이 RTL 이전에 여기서 먼저 시험된다.

1.3 openRuyi 하루 20건: rust-vmm 컴포넌트군 일괄 저장소 반영, krb5 서비스 체계 재구성

날짜: 2026-10-28　출처: GitHub: openRuyi-Project/openRuyi 커밋 기록

openRuyi 메인 저장소의 모니터링 기간 내 커밋 20건(커밋 스트림 선두 20건 전부가 기간 내에 해당)은 네 블록으로 나뉜다. 첫 번째 블록은 rust-vmm 컴포넌트군의 일괄 반영이다: rust-linux-loader 0.14, rust-vm-memory 0.18, rust-kvm-ioctls 0.25를 신규 추가하고 rust-acpi-tables를 0.2.1로 올렸다. 두 번째 블록은 krb5 서비스 체계 재구성으로, 세 건을 함께 처리했다: KDC 경로와 systemd 서비스를 통일된 방식으로 정렬하고, realm 설정을 중립적으로 변경하면서 업스트림 자격 증명 관례를 따를 수 있게 했으며, 빌드 옵션을 시스템 라이브러리 사용으로 전환하고 업스트림 테스트를 수행했다. 세 번째 블록은 언어 및 빌드 인프라다: go 백포트 인덱스 최적화, go-google-api 및 go-git 관련 패키지의 gcfg v2 의존성 반영, cmake의 Python 배포 패키지 메타데이터 제공, python-scikit-build-core 1.1.1로 업그레이드, python-httptools의 setuptools 버전 고정 완화, attr 2.6.0으로 업그레이드. 네 번째 블록은 마무리 수정이다: ceph의 main 브랜치 신규 스냅샷 반영, procps의 rpm 이름 수정 및 uptime 복원, sql-migrate 신규 추가, python-graphql-core 3.2.13으로 하향, python-backports-zstd 삭제.

  • 관찰: rust-vmm 네 종 세트의 일괄 반영은 이번 기간 가장 실질적인 신호다. 이 컴포넌트 세트는 Cloud Hypervisor 등 Rust 가상화 스택의 기반으로, 이들이 그룹으로 배포판에 진입했다는 것은 RISC-V에서 Rust로 작성된 VMM을 구동하기 위한 의존성이 이미 뚫렸음을 의미한다. 특정 애플리케이션을 이식하는 것과 비교하면, 가상화 기반의 언어 스택을 교체하는 것이 영향 범위가 한층 더 깊다.

1.4 CORE-V CVW, CBO 캐시 관리 수정: 비캐시 cbo.zero 최종 비트 정지와 PBMT 별칭 전달

날짜: 2026-10-28　출처: GitHub: openhwfoundation/cvw 커밋 기록

CORE-V의 CVW 저장소에 캐시 블록 조작(CBO) 수정 두 건이 병합되었다: Stall an uncached cbo.zero through its final beat는 비캐시 구간의 cbo.zero를 최종 비트까지 계속 정지시켜 쓰기 응답 완료 전에 파이프라인이 해제되는 것을 방지하며, Send cbo.clean/flush/inval to the D$ through PBMT=NC/IO aliases는 이 세 가지 조작이 페이지 테이블 엔트리가 비캐시 또는 IO 별칭으로 표시된 경우에도 데이터 캐시에 올바르게 전달되도록 한다. 두 건은 PR #2010, #2008을 통해 병합되었다.

  • 관찰: CBO는 RVA23에서 가장 간과되기 쉬운 명령어 군이다——벡터 확장처럼 성능 순위표에 등장하지는 않지만, 비캐시 구간의 최종 비트 타이밍과 PBMT 별칭 처리는 모두 “평소에는 발동하지 않다가 한 번 발동하면 데이터 손상”인 지점이다. CORE-V처럼 규격 경계를 하나하나 대조하며 테스트하는 프로젝트의 가치가 바로 여기에 있다.

2. 제품 및 생태계 동향

2.1 LILYGO T-Display K230: Kendryte K230 듀얼코어 RISC-V 휴대형 개발 키트

날짜: 2026-10-28　출처: CNX Software: LILYGO T-Display K230 RISC-V AI dev kit, GitHub: Xinyuan-LilyGO/T-Display-K230

LILYGO, T-Display K230 핸드헬드 개발 키트 출시, 메인 컨트롤러는 Canaan의 Kendryte K230 듀얼코어 64비트 RISC-V: 1.6GHz 대형 코어는 RISC-V 벡터 확장 1.0과 FPU 탑재, 800MHz 소형 코어는 RV64GCB 지원, 또한 INT8/INT16을 지원하는 KPU 내장(공식 제공 대표 네트워크 성능은 ResNet50 85fps 이상, MobileNetV2 670fps 이상, YOLOv5S 38fps 이상) 및 H.264/H.265 하드웨어 인코딩·디코딩 지원. 본체는 4.1인치 568×123 AMOLED 터치스크린(MIPI DSI), 1GB LPDDR4, 2MP GC2093 카메라, HDMI 1080p30 출력, 100M 이더넷, WiFi 4 및 SX1262 또는 LR2021 LoRa 트랜시버 탑재; 옵션 키보드 베이스에는 nRF9151이 추가로 탑재되어 LTE-M, NB-IoT 및 GNSS를 지원하며 21700 배터리 슬롯 2개 구성. 소프트웨어 측면에는 K230 Linux SDK, CanMV/RT-Smart 펌웨어 및 LVGL 런처가 있으며, 새 펌웨어는 실험적 Meshtastic 및 LoRaWAN 지원을 제공. 가격은 베어보드 약 98.79달러, 키트 약 150달러, 키보드 베이스 추가 70.94달러(nRF9151 포함 시 113.25달러).

  • 관찰: K230은 “Linux를 구동하면서 KPU를 내장한” 소수에 속하는 중국산 RISC-V 듀얼코어로, LILYGO는 이를 물리 키보드가 포함된 핸드헬드 형태로 만들어 명확한 목표를 설정했다——LoRa와 Meshtastic 같은 자체망(애드혹 네트워크) 시나리오는 키보드 입력, 긴 배터리 수명, 오프라인 AI가 필요한데, 기존에는 라즈베리파이 방식이나 순수 MCU 방식 모두 어중간했다. 150달러 수준의 가격은 아마추어 무선 커뮤니티와 직업교육 시장 모두에게 충분히 낮다.

2.2 Microchip PIC64-HPSC 초기 방사선 조사 결과 공개: TID 200 krad(Si), SEL 78.2 MeV·cm²/mg

날짜: 2026-10-28 (발표 10-27)　출처: Microchip: PIC64-HPSC 프로젝트 마일스톤 보도자료, Hacker News 토론: PIC64GX 64비트 RISC-V 쿼드코어 마이크로프로세서

Microchip이 PIC64-HPSC 고성능 우주 컴퓨팅 시리즈의 초기 프로젝트 마일스톤을 공개했다. 방사선 내성 모델 PIC64-HPSC1000-RH의 초기 방사선 조사 특성 평가에서 총 이온화 선량(TID) 200 krad(Si)을 달성했으며, 단일 입자 래치업(SEL)은 지정된 동작 조건에서 78.2 MeV·cm²/mg까지 시험되었다; 단일 입자 효과 특성 평가에서 시스템 컨트롤러는 정정 불가능한 오류가 발생하지 않았고 외부 리셋도 필요하지 않았다. 동시에 얼리 액세스 프로그램을 통해 고객에게 실리콘과 개발 키트를 제공했으며, 보드 파트너들은 해당 플랫폼 기반의 VPX 및 VNX+ 컴퓨팅 모듈을 개발 중이다. 이 시리즈는 NASA와 JPL의 미래 우주 컴퓨팅 요구 평가에서 비롯되었으며, 2022년 HPSC 계약을 Microchip에 부여했다; NASA FY26 민간 우주 부족 우선순위 목록은 “우주 운영용 고급 온보드 컴퓨팅”을 세 번째 기술 부족으로 꼽았다.

  • 관찰: 우주는 RISC-V가 가진 드문 “수요가 실제적이고, 지표가 엄격하며, 대체를 받아들이지 않는” 시장이다. 200 krad(Si) 수준은 임무 범위가 저궤도부터 달 너머까지 커버할 수 있음을 의미하며, SEL과 SEE 데이터는 우주 등급 선정의 입장권이다——실측 방사선 조사 데이터가 없으면 아키텍처가 아무리 개방적이어도 모델 카탈로그에 진입할 수 없다. 이 단서의 또 다른 관전 포인트는 경로다: 정부가 먼저 요구를 정의하고(NASA/JPL 평가), 상업 기업이 플랫폼을 납품하며, 다시 보드 파트너가 VPX 형태로 적응하는, 소비자 전자보다 훨씬 길지만 확실성이 더 높은 산업 체인이다.

2.3 GUITION, VisionGo 시리즈 출시, 7인치 ESP32-P4 일체형 디스플레이 모듈이 선두

날짜: 2026-10-28　출처: StreetInsider/ABNewswire: GUITION VisionGo 시리즈 발표 보도자료

선전 징차이 인텔리전트 산하 GUITION이 VisionGo 시리즈 임베디드 디스플레이 모듈을 출시했으며, 플래그십은 7인치 ESP32-P4 일체형 스크린 JC1060P470C_I_W_Y이다. 듀얼코어 RISC-V 360~400MHz급, 1024×600 IPS 정전식 터치, 32MB PSRAM, 16MB Flash, WiFi와 블루투스 통합, TF 카드 슬롯, 다채널 GPIO를 갖추었고 일부 모델은 MIPI-CSI를 지원한다. 전 시리즈는 1.28인치부터 21.5인치까지 커버하며, 공식적으로 ESP-IDF, Arduino IDE, MicroPython, LVGL, ESPHome, Home Assistant와의 호환성을 밝혔다.

  • 관찰: ESP32-P4는 「HMI 스크린 + 메인 컨트롤러」를 표준 모듈 형태로 고정화하고 있다. 스마트홈 패널, 에너지 저장 인버터 HMI, 충전소 디스플레이를 만드는 팀에게 이런 모듈은 하드웨어 진입장벽을 「스크린 선택 + UI 작성」 수준으로 낮추며, 남은 차별화는 구조와 알고리즘에만 존재한다——이는 중저가 HMI의 하드웨어 마진이 더 빠르게 소멸된다는 의미이기도 하다.

2.4 SiFive, RISC-V를 AI 가속기 제어 계층으로 포지셔닝, X100／X200／X300으로 ACU 구현

날짜: 2026-10-28 (SiFive 블로그 10-16, Jon Peddie 분석 10-26, 10-28 커뮤니티에서 논의 촉발)　출처: SiFive: The Next Leap in Datacenter AI — Orchestrating Custom Accelerators with Intelligent Control Units, Jon Peddie Research: SiFive makes the case for RISC-V as the control layer for custom AI accelerators

SiFive는 Intelligence 시리즈 프로세서를 「가속기 제어 유닛」(ACU)으로 활용해, 호스트 프로세서와 커스텀 가속기 사이에 프로그래밍 가능한 제어면을 삽입하여 저지연 명령 디스패치, 데이터 이동, 전후처리, 알고리즘 조정을 담당하는 방안을 제안했다. 그 논거는 전통적 방식의 세 가지 결함을 겨냥한다: 하드와이어드 상태 머신은 알고리즘이나 데이터 포맷 변경 시 고비용의 하드웨어 재설계(respin)가 필요하고, 공유 버스에서의 빈번한 데이터 이동은 수용 불가능한 지연을 초래하며 메모리 접근 파이프라인을 막고, 저수준 스케줄링을 호스트 CPU에 떠넘기면 호스트 연산력까지 잡아먹으며 지연을 증폭시킨다. 시리즈 분담은 X100이 제어 집약적이며 면적과 지연에 민감한 시나리오를 겨냥하고, X200과 X300은 더 큰 벡터 대역폭과 연산력을 제공한다. Jon Peddie Research의 분석은 두 가지 실제 적용 정보를 보탰다: Google 데이터센터가 이미 Intelligence X200을 AI 컴퓨팅 호스트로 사용 중이며, 또 다른 익명의 미국 1급 반도체 기업이 산업용 엣지 AI용으로 X100 라이선스를 확보했다.

  • 관찰: 이 판단은 트렌드란에 기록할 만하다——RISC-V의 상업적 가치는 「ISA 대체재」에서 「이기종 시스템 내의 고정 역할」로 이동하고 있다. SiFive 자신의 표현은 「가치가 ISA 밖으로 이동하고 있다」이며, 남은 차별화는 구현과 시스템 통합에 있다. 국내 기업에 대한 함의도 직접적이다: Arm 메인 컨트롤러를 정면으로 대체하기보다 AI 가속기 옆에서 제어 계층과 스케줄링 계층을 담당하는 편이, 소프트웨어 생태계 요구가 훨씬 낮고 수주도 더 쉽다.

3. 국내 팀 심층 분석

3.1 ESWIN CTO 허닝: 차량규격과 임바디드 인텔리전스가 제2·제3 성장곡선, RISC-V 소비자급 AI NAS 4분기 양산

날짜: 2026-10-28　출처: 21세기경제보도: 21 대화｜ESWIN CTO 허닝, RISC-V 고부가가치 전환점이 다가온다

ESWIN 수석부총재 겸 최고기술책임자 허닝은 서밋 이후 인터뷰에서 몇 가지 구체적 판단을 내놓았다. 첫째, RISC-V와 AI의 융합은 세 가지 경로로 나뉜다: RISC-V가 메인 컨트롤러 CPU로서 외부 NPU와 결합(느슨한 결합, 제품 다수 존재), RISC-V가 AI 유닛 내부로 들어가 스케줄링 담당(NVIDIA GPU 내부에도 다수의 소형 RISC-V 코어가 내장), 그리고 벡터·행렬 확장을 통해 RISC-V 자체가 AI 연산력을 갖추는 경로. 그는 일정을 제시했다: 행렬 확장이 대형 모델 연산의 80% 이상을 차지하며, 규격이 완성되어 제품에 진입하려면 1~2년, 다시 2~3년이 지나야 규모화된 표준화 제품이 나올 것이라고 했다; 「RISC-V와 AI의 심층 융합 폭발에는 대략 3년 이상이 더 필요하다」. 둘째, 소프트웨어 생태계가 여전히 최대 장애물이지만 세 가지 기회의 창이 나타났다: AI가 소프트웨어와 하드웨어를 함께 재구성하고 있고, 대형 모델이 알고리즘과 연산자 툴체인을 재구성했으며, 연산력의 중심이 학습에서 추론으로 이동하고 있다(추론 생태계의 복잡도는 학습보다 현저히 낮다).

구현 단계에서 세 가지 확실한 진전이 있다. 차량 규격 측면에서 EAM2011은 경량 AI 애플리케이션을 지원하는 국내 최초의 차량 규격 MCU로, 자체 개발한 32비트 RISC-V 코어를 탑재했으며 디스플레이 어셈블리, 차량용 무선 충전 및 배터리 관리 시스템에 이미 양산 적용되었다. 자체 개발 RISC-V CPU IP R520A는 독일 라인란트 TÜV의 ASIL-D 기능 안전 인증을 통과하여 세계 최초로 ASIL-D를 통과한 멀티코어 멀티아키텍처 RISC-V 코어가 되었다(이전 R500A는 세계 최초로 ASIL-B 인증을 획득한 RISC-V 코어였다). 엣지 및 지능형 컴퓨팅 측면에서 회사는 Jikongjian과 협력하여 세계 최초로 RISC-V 아키텍처 기반 소비자용 AI NAS를 출시했으며, 2026년 4분기 정식 양산 판매를 계획하고 있다. 생태계 측면에서 회사는 150개 이상의 제품을 양산하여 전 세계 220개 고객에게 서비스하고 있으며, RISAA 생태계 기술 플랫폼과 주도적으로 설립한 RDI 집력 연맹을 통해 생태계를 추진하고 있다.

  • 관찰: 인터뷰에서 가장 핵심적인 한 문장은 차량 규격의 장벽이 칩이 아니라 시스템에 있다는 것이다. 공급망, Tier1부터 자동차 제조사 도입까지 사슬이 매우 길어 칩을 만드는 것은 첫 걸음일 뿐이다. ASIL-D가 중요한 이유는 ‘지능형 운전 영역에 진입할 수 있는지’를 비즈니스 문제에서 인증서 문제로 바꿔놓기 때문이다. 인증서를 획득한 후에야 RISC-V의 유연성이 ‘지능형 자동차 기능 융합’처럼 요구사항이 빈번하게 변하는 부분에 대응할 자격을 갖추게 된다. AI NAS의 경우 4분기 양산은 검증 가능한 시점이며, 다음 분기에 다시 살펴볼 가치가 있다.

3.2 SpacemiT spine-triton, spine-mlir 0.8.1 추종, VMT4D 예제 블로킹 재조정

날짜: 2026-10-28　출처: GitHub: spacemit-com/spine-triton 커밋 기록

SpacemiT의 Triton 백엔드 저장소는 모니터링 기간 내 5건의 커밋(2건 병합 포함)이 있었으며, 실질적으로 두 가지다. 첫째, 사전 컴파일된 spine-mlir 다운로드 링크를 0.8.1로 올리고 버전 번호를 동기화했다. 둘째, 행렬-벡터 전치 4D(VMT4D) 예제를 ‘벤치마크 최적’인 128×32 블로킹으로 재조정하고 전처리 전치를 수행했다. 전날 해당 저장소는 smt_rvisa: fix constexpr capture shadowing kernel params——RISC-V ISA 측 상수 캡처가 kernel 파라미터를 가리는 문제——와 BUILD_COMMIT 설정 시 비-wheel 작업을 건너뛰는 CI 가드도 수정했다.

  • 관찰: spine-mlir는 컴파일러 측 상류이며, spine-triton이 0.8.1을 추종한다는 것은 두 저장소가 동기화 리듬에서 이미 협력 체계를 형성했음을 의미한다. 더 주목할 점은 ‘예제가 곧 벤치마크’라는 접근이다. VMT4D 예제의 블로킹 파라미터를 실측 최적값에 고정함으로써, 다운스트림 통합사가 얻는 것은 단순히 실행 가능한 샘플이 아니라 재현 가능한 성능 기준선이다.

3.3 SOPHGO LLM-TPU, Qwen3.6-35B-A3B bmodel 링크 추가

날짜: 2026-10-28　출처: GitHub: sophgo/LLM-TPU 커밋 기록

SOPHGO LLM-TPU 저장소에 feat: add qwen3.6-35b-a3b bmodel link가 추가되어 Qwen3.6-35B-A3B용으로 컴파일된 bmodel 다운로드 링크를 제공한다. 해당 저장소의 이전 적응 리듬에는 MiniCPM5-2B와 MiniCPMV4.7의 Python 예제(BM1684X 및 CV84X6 대상), 그리고 bge-reranker-v2-m3와 MinerU2.5-Pro의 호환성 지원이 포함되어 있었다.

  • 관찰: 35B-A3B는 MoE 희소 모델로 활성 파라미터가 3B 수준에 불과하며, TPU에서 bmodel 형태로 다운로드를 제공할 수 있다는 것은 SOPHGO의 모델 적응이 밀집 소형 모델에서 희소 대형 모델로 전환되었음을 보여준다. 이러한 모델은 메모리 대역폭과 스케줄링에 더 민감하고 연산 피크에는 오히려 까다롭지 않아, 정확히 국산 TPU의 편안한 영역이다. 링크만 제공하고 코드는 제공하지 않는 것은 국내 업체의 일반적인 배포 방식으로, 가중치와 컴파일 산출물은 모델 측에서 호스팅한다.

4. 구현 지능 및 로봇 특별 장

4.1 SpacemiT humanoid_common, 운동 어댑터 및 연산자 클라이언트 통합, whole-body 제어 테이블화 결합 지원

날짜: 2026-10-28　출처: GitHub: spacemit-robotics/humanoid_common, GitHub: spacemit-robotics/control_whole_body

spacemit-robotics의 humanoid_common에 integrate motion adapters and operator clients가 머지되어, 모션 어댑터와 연산자 클라이언트를 통합 런타임에 연결했다. 이전 커밋(10-26)에서는 이미 연산자 음성 클라이언트와 정적 파라미터를 연결한 바 있다. control_whole_body는 같은 날 support tabulated couplings and feedback recovery(#8)를 머지하여, 전신 제어에 테이블 기반 관절 커플링과 피드백 복구 경로를 추가했다.

  • 관찰: 어제 이 항목은 여전히 “일괄 동기화, 실질적 커밋 없음”이었으나, 오늘 같은 조직이 04:07과 04:08(UTC)에 기능 커밋 두 건을 연달아 올렸으므로 판단을 수정해야 한다——SpacemiT의 로봇 미들웨어 계층이 꾸준히 나아가고 있다. 소위 “연산자 클라이언트”란 동작, 음성 등의 능력을 원격 서비스 방식으로 본체 런타임에 연결하는 접근법으로, 이는 9월 말 이후 이어진 일련의 커밋(연산자 서비스, 고정 베이스 궤적 제어, 상지 인수, SONIC 모션 선택)과 같은 맥락이다. humanoid_common은 특정 모델의 드라이버 집합이 아니라 로봇 본체의 미들웨어 계층으로 변모하고 있다.

4.2 unitree-go2, 지형 전용 V2 보행 정책으로 전환, IMU 스냅샷 제로 카피 읽기

날짜: 2026-10-28　출처: GitHub: spacemit-robotics/unitree-go2

unitree-go2 저장소는 모니터링 기간 내 6건의 커밋이 있었으며, 핵심은 보행 정책과 인지 읽기이다: “지형 전용” V2 보행 정책으로 전환하고 모델 다운로드를 지정 버전으로 고정했으며, 기존 모델 아카이브 다운로드 아키텍처는 유지했다. 성능 측면에서는 read IMU snapshots without copying motor state(PR #4)를 통해 IMU 스냅샷 읽기 시 모터 상태를 함께 복사하지 않도록 했고,此外 CI 회귀 환경에서의 SBUS 의존성 로딩과 선택적 SBUS 복구를 위한 하드웨어 구성 설명도 수정했다.

  • 관찰: “지형 전용”이란 정책이 더 이상 계단, 경사로 등工况별로 분기하지 않고 하나의 지형 정책으로 커버한다는 의미이다——이는 sim2real의 도메인 랜덤화 범위를 좁혀 실기 안정성과 재현성을 얻는 일반적인 트레이드오프다. IMU 스냅샷 제로 카피 읽기는 1kHz급 제어 루프에서 지터의 원인에 직접 대응한다: 모터 상태를 데이터 경로에서 제거하면 읽기 지연이 “상태량에 비례”에서 상수로 바뀐다.

4.3 peripherals-imu, HI91 시리얼 피드백 지원, BMI270 IIO 채널 재사용

날짜: 2026-10-28　출처: GitHub: spacemit-robotics/peripherals-imu

peripherals-imu는 모니터링 기간 내 두 건: feat(imu): support HI91 serial feedback(#21)은 HI91의 시리얼 피드백 파싱을 새로 추가했고, perf(imu): reuse BMI270 IIO channels and pace sensor reads(#22)는 BMI270의 커널 IIO 채널을 재사용하고 센서 읽기를 스로틀링하도록 변경했다. 이 저장소는此前 BMI270의 SPI 이벤트 구동, IWT603과 Forsense의 UART 드라이버, 그리고 ICM42670P의 인터럽트 출력을 이미 커버한 바 있다.

  • 관찰: IMU 드라이버 라인은 “모델별 프로토콜 한 세트”에서 “커널 IIO 통합 진입점 + 소량의 사설 프로토콜 폴백”으로 나아가고 있다. 완성품 제조사에게 이는 좋은 신호이다——센서 교체 시 더 이상 애플리케이션 계층을 수정할 필요 없이 커널에 IIO 채널만 있으면 된다. SpacemiT 자신에게는 세 번째 시리얼 프로토콜(IWT603, Forsense, HI91)을 지원한다는 것은 로봇 레퍼런스 디자인이 더 많은 국산 IMU 공급사에 적응하고 있음을 의미한다.

5. 요약 및 트렌드 관찰

1. 검증 인프라의 다음 단계는 리소스 풀링이다. XiangShan difftest의 오늘 이 원격 XDMA 보드 중계 커밋은 “검증 머신과 보드는 같은 머신이어야 한다”는 제약을 제거했다. 최근 3일간의 fast-ref와 fork 검사, reftrace 기록 재생, MMA 동기 검증 스위치와 결합해 보면, difftest의 기술 노선은 단일 비교 속도 향상에서 다중 검증 리소스 스케줄링으로 전환되었다. 국내에서 RISC-V 코어를 개발하는 팀들은普遍적으로 머신 시간이 부족하므로, 이 경로가 성능 최적화 포인트를 하나 더 쌓는 것보다 현실적 가치가 크다.

2. AI에서 RISC-V의 역할은 “메인 컨트롤러 대체”에서 “고정 조연”으로 바뀌고 있다. 같은 날 두 곳에서 독립적인 표현이 나왔다: SiFive는 Intelligence 시리즈를 AI 가속기의 제어 유닛으로 포지셔닝했고(Google 데이터센터는 이미 X200을 AI 컴퓨팅 호스트로 사용 중), ESWIN의 He Ning은 RISC-V와 AI의 융합을 메인 컨트롤러 외장, 유닛 내 스케줄링, 명령어 집합 확장의 세 가지 경로로 분해하고 3년의 타임라인을 제시했다. 둘 다 같은 판단을 가리킨다——선단 공정에서의 정면 대체는 당장의 주전장이 아니며, 제어면, 스케줄링면, 추론 측이 주문을 받을 수 있는 위치다.

3. 차량 규격이 이번 라운드의 분수령이며, 소비자 전자제품이 아니다. Espressif R520A는 TÜV 라인 ASIL-D(글로벌 최초 멀티코어 멀티아키텍처 RISC-V 코어)를 획득했고, EAM2011 차량용 MCU는 이미 양산 차량에 탑재되었으며, Jikong과 협력한 소비자급 AI NAS는 4분기 양산으로 예정되어 있다. 세 라인 중 ASIL-D는 가격 경쟁으로 우회할 수 없는 유일한 관문이다. 이는 ‘지능형 주행 영역에 진입할 수 있는가’를 인증서 문제로 바꿔 놓는다. 국내 나머지 RISC-V 제조사들이 고부가가치 시나리오를 추진하려면 이 인증서의 일정표를 별도로 추적할 가치가 있다.

4. 로봇 스택은 ‘동기화’에서 ‘개발’로 전환되었다. 어제 배치 이미지 동기화로 판정되었던 spacemit-robotics는 오늘 네 개 저장소에서 열 건의 실질적 커밋을 냈다. 미들웨이 계층에 모션 어댑터와 연산자 클라이언트接入, 전신 제어는 테이블화 결합과 피드백 복구 지원, Go2는 지형 전용 V2 정책으로 전환, IMU 드라이버는 세 번째 시리얼 프로토콜로 확장하고 커널 IIO를 재사용했다. 이 항목의 판독 방법은 여전히 메인 브랜치 커밋 내용을 보는 것을 고수해야 하지만, 결론은 증거를 따라가야 한다.

5. 이번 호的信息量과 판정 근거. 중국어와 영어 Google News 모니터링 기간 내 중복 제거 후 실질적 신규 항목은 Qwenputer, Espressif CTO 인터뷰, LILYGO K230, Microchip PIC64-HPSC, GUITION VisionGo, SiFive 제어 계층 논의 여섯 건에 집중되었다. 나머지는 서밋 후속 해석과 주식 시황 기사로, 중복 제거 규칙에 따라 제외했다. 오픈소스 측은 이번 호의 주체이다. Xiangshan 검증 체인, openRuyi의 rust-vmm, CORE-V의 CBO 수정과 Jindie의 컴파일러/로봇 스택 모두 검증 가능한 커밋 기록이 있다.

전체 출처 목록

출처 검증표

출처 검증 결과
Google News 집계(중영문 17개 일반 쿼리 + 14개 보충 쿼리, 24시간 모니터링 기간) 중복 제거 후 실질 신규 6건: Qwenputer(Adafruit, Startup Fortune, HN 후속), ESWIN CTO 인터뷰, LILYGO T-Display K230, Microchip PIC64-HPSC 마일스톤, GUITION VisionGo, SiFive 제어 계층 논의; 서밋 후속 해석(Intellifusion 풀스택 자체 개발 기고, XuanTie 출하량), Lane LX500 슈퍼노드(10-19 발표), ESWIN 홍콩 증시 공모(10-09 상장)는 모두 기존 콘텐츠의 유통으로 중복 제거 규칙에 따라 재수록하지 않음; “Sophgo”는 여전히 석탄 운송 및 주식 시세 기사에 혼입되고 “Espressif”는 모니터링 기간 내 적중이 없어 제외됨
XiangShan/ NEMU/ difftest/ XSCache/ GEM5 Kunminghu V3 브랜치 1건(CI profile 및 퍼징 테스트); difftest 3건(원격 XDMA 릴레이, fork 참조 마무리, 제로 길이 MMA 참조 연산); GEM5 1건(XiangShan TEA 프로파일링); NEMU와 XSCache는 모니터링 기간 내 커밋 없음
openRuyi 메인 저장소 및 공식 웹사이트 메인 저장소 모니터링 기간 내 20건(rust-vmm 4종 세트, krb5 3건 리팩터링, ceph, go 및 python 빌드 체인, procps 및 attr 등); 공식 웹사이트 뉴스 페이지 최신 릴리스는 여전히 2026.09 버전, 이번 달 버전 미릴리스
DAMO XuanTie, ESWIN, Nuclei, Espressif, Sipeed XuanTie, ESWIN, Nuclei는 모니터링 기간 내 조직 수준 푸시 없음; Espressif는 43개 저장소 푸시, 주요 컴포넌트의 주간 동기화라는 통상적 리듬; Sipeed는 SLogicWeb 1건(Web 프론트엔드)만 있음
SpacemiT spacemit-com 및 spacemit-robotics spacemit-com 10개 저장소 푸시, 실질적으로 spine-triton 5건(spine-mlir 0.8.1, VMT4D 블로킹 재조정)과 ai-sdk 서브모듈 정례 업데이트; spacemit-robotics 4개 저장소 10건 실질 커밋(humanoid_common, control_whole_body, unitree-go2, peripherals-imu)
CORE-V 및 OpenHW CVW 4건(CBO 수정 2건, 병합 2건); CVA6 master는 10-23에 읽기 전용으로 전환되어 모니터링 기간 내 커밋 없음
Sophgo LLM-TPU 1건(Qwen3.6-35B-A3B bmodel 링크); 동일 조직의 나머지 22개 저장소는 06:40~07:42(UTC) 구간에 일괄 동기화 특징을 보이며 신규 개발 아님
회원 기업 공식 웹사이트 점검(391개사) 391개사 점검, 페이지 변경이 있는 곳은 주로 대학 및 연구기관(MIT, KU Leuven, 상하이교통대학, 중국과학원 선전첨단기술연구원, 아테네대학, 싱가포르국립대학 등)으로, 내용은 홈페이지 뉴스 및 입학 정보 갱신이며 신제품, 투자, 아키텍처 발표 등 실질 동향은 없음; 67개사 수집 실패(중국과학원 소프트웨어연구소, 베이징오픈칩연구원, Tencent, Ingenic, Sanechips 등 포함), 차단 요인 아님
riscv100.top 점검 변화 없음(What’s New, Upcoming, 위원회 멤버 및 6개 SPEC 순위 모두 신규 추가 또는 수치 변동 없음)

한계 설명

이번 호 GitHub 측은 조직 수준 API와 커밋 피드(Atom)를 교차 검증했으며, 조직 수준 API의 익명 한도가 수집 후반에도 거의 소진되어 일부 비중점 저장소에 모니터링 기간 내 활동이 있을 경우 누락될 수 있다. GEM5와 CVW의 커밋 피드는 2차 재검증에서 수집 실패가 발생한 적이 있어, 본문 데이터는 최초 성공 수집을 기준으로 한다. 회원 기업 공식 웹사이트 점검은 67개사가 사이트 안티 크롤링, 개편 또는 로딩 시간 부족으로 본문을 확보하지 못해 해당 웹사이트 동향은 이번 호 판단에 포함되지 않았다. 제6회 RISC-V 중국 서밋은 10-20에 종료되었으며, 공식 웹사이트와 소스 저장소의 변경 검증은 이번 호부터 중단한다.