調研視窗：2026-10-23 05:00 ~ 2026-10-26 05:00（北京時間，72 小時；接續上一期日報截點，覆蓋週末兩天）。

信源：Google News 聚合（中英文 22 組補充查詢，走代理）、Hacker News、Phoronix、CNX Software、LinuxGizmos、riscv.org、openRuyi 官網新聞頁與主倉、RISC-V 國際基金會會員企業官網巡檢（391 家），以及 GitHub（香山 XiangShan／NEMU／difftest／GEM5／XSCache、達摩院玄鐵、奕斯偉、算能、芯來、樂鑫、進迭時空與 spacemit-robotics、矽速、revyos、openRuyi-Project、Radxa Linkr、OpenHW 等組織與重點倉庫的推送、提交與釋出檢索）。

本期索引

  • 今日重點：Claude 把形式化驗證推到 RISC-V 機器碼，123 個開源庫拿下 1.8 億行證明（10-23）
  • 一、開源社群與軟體生態
    • openRuyi：20 筆提交，Go 服務端軟體包批次入庫（10-23）
    • 香山：NEMU 連發兩個標籤，difftest 用 Tensor Cores 跑 MMA 比對（10-23）
    • CVA6 的 master 轉為只讀，CVW 合入 Sail 0.16（10-23）
  • 二、產品與生態動態
    • Tenstorrent 開放 Chiplet 設計框架 OCA Harness 測試版（10-23）
    • LILYGO T-Halow P4：ESP32-P4 與 C6 雙 RISC-V 核的 M.2 板卡（10-23）
  • 三、國內團隊深挖
    • 優智創芯近億元 Pre-A 融資，「全贏芯」RISC-V GPGPU 落地長沙金霞（10-22）
    • 奕行智慧成為 RVAI 工作組首批發起單位，RISC-V 超節點已在運營商機房上線（10-23）
    • 合見工軟：RISC-V 的「分水嶺」時刻，國產 EDA 要做生態共建者（10-23）
    • 睿思芯科譚章熹：二三十家高效能 RISC-V 將洗牌，生態權重高於核效能（10-23）
    • 算能 zsbl 重構為 eboot 框架，支援外部裝置樹與應用樹（10-23）
  • 四、具身智慧與機器人專章
    • 進迭時空開源端側 Agent 記憶子系統，BiBit 同步放出記憶外掛（10-23）
    • 睿芯高光 D35 的學術底色：ISCA 2026 最佳論文提名與 80 餘項資料流專利（10-23）
  • 五、總結與趨勢觀察

今日重點：Claude 把形式化驗證推到 RISC-V 機器碼，123 個開源庫拿下 1.8 億行證明

日期：2026-10-23　來源：36氪：Claude 狂寫 1.8 億行證明，萬億次測試漏掉的 Bug 被 AI 一鍋端（10-25）、騰訊新聞（新智元）：Claude 狂寫 1.8 億行證明（10-23）、搜狐（DoNews）：Claude 產出 1.8 億行數學證明（10-23）

Anthropic 前沿紅隊聯合 Theorem Labs 釋出報告：讓 Claude 對 Google OSS-Fuzz 語料裡的 123 個開原始碼庫、239 個測試入口做形式化驗證，證明物件不是原始碼，而是編譯後真正在 CPU 上執行的 RISC-V 機器碼。

  • 規模與代價：專案累計生成約 10 億行證明，其中 1.8 億行透過 Rocq 證明檢查器校驗，單份證明的機器核驗要跑 30 分鐘到數小時。cJSON 一個 391 行的 C 解析入口，配套證明達 63 萬行——因為要一併證明程序啟動、記憶體分配器、printf 與執行時，與業務直接相關的部分只佔十分之一。
  • 檢出能力：研究團隊在自研的 Rust 版 Python 直譯器裡預埋 7 個 Bug，隨機測試漏掉 5 個，形式化驗證全部檢出；部分漏洞只有在約 20MB 的罕見輸入下才觸發，屬模糊測試難以覆蓋的路徑。
  • 進度與成本：Theorem 測了 2026 年 5 月至 9 月釋出的 7 款前沿模型，驗證速度約每兩個月翻一番；按當前單價測算，1.34 億美元投入可在 2027 年底覆蓋 Nix 生態 95% 的機器碼，均攤到單個下游軟體包約 14 美元。
  • 溢位效應：為做 zlib 對照，Claude 自主寫出 x86 指令集的數學模型，可在模型內單步推演啟動 Ubuntu 使用者態，過程中找出 x86 官方參考文件的數百處錯誤與少量 CPU 硬體缺陷。首批 25 個庫、60 個入口的證明已開源。

對 RISC-V 而言，這條新聞的分量在於驗證物件的層級。此前機器碼級形式化驗證只出現在 seL4 這類專案上（編碼 2 人年、驗證 20 人年），成本決定了它進不了普通開源庫；這次把單位成本壓到可攤薄的水平，且整套證明建立在 Theorem 編寫的 RISC-V 指令與 Linux 程序行為數學模型之上，等於給 RISC-V 生態留下了一套可複用的語義基座。需要剋制的是：證明目前限定單執行緒、靜態連結、固定記憶體預算，模型與真實硬體的對應仍要人工審查，檢查器只保證證明符合規範，不保證規範符合需求。

一、開源社群與軟體生態

1.1 openRuyi：20 筆提交，Go 服務端軟體包批次入庫

日期：2026-10-23　來源：openRuyi 主倉提交記錄（10-23）、openRuyi 官網新聞頁

openRuyi 主倉在視窗內錄得 20 筆提交，全部落在 SPECS 目錄，內容清一色是新增 Go 語言軟體包。

  • Web 框架依賴鏈：補入 gobuffalo 系列的 packr、packd、logger、envy，以及 emicklei 的 go-restful——這是 Go 服務端最常見的路由與打包組合。
  • 容器與資料庫驅動：docker 的 libtrust、spdystream，gopkg 的 gorp v1，ziutek 的 mymysql，denisenkom 的 go-mssqldb，jaypipes 的 pcidb，howett 的 plist，golang-sql 的 civil。
  • 與前情的銜接：2026.09 版本剛把 Go 構建環境升到 1.27，這一批包等於把「工具鏈可用」推進到「應用依賴齊全」；官網新聞頁最新公告仍是 2026.09 版本，視窗內無新版本釋出。

這 20 筆提交指向同一件事：RISC-V 發行版要承接的服務端負載裡，Go 寫的雲原生元件佔比極高，而 Go 生態的痛點從來不是編譯器，是那些沒人替你打的第三方包。把 mysql、mssql 驅動和 docker 底層庫一個個補進來，屬於典型的「不釋出版本但決定可用性」的工作。

1.2 香山：NEMU 連發兩個標籤，difftest 用 Tensor Cores 跑 MMA 比對

日期：2026-10-23　來源：NEMU 釋出記錄（10-23、10-24）、difftest 提交記錄（10-23 至 10-25）、XiangShan 提交記錄（10-23）

香山專案在視窗內三條線同時推進：參考模型、差分驗證框架與處理器本體。

  • NEMU：10-23 與 10-24 連續釋出 v2026.10.r8、v2026.10.r9 兩個標籤，配合一筆「difftest 支援快速共享參考執行」（#1247）的改造，並把 Copilot 評審工作流從 CI 移除（#1260）。
  • difftest：視窗內 9 筆提交，6 筆集中在 MMA 驗證的 CUDA 效能最佳化——按格式特化浮點核（#1000）、用 Tensor Cores 跑 INT8 比對（#1001）、改用原生位寬的運算元載入（#1002）、去掉冗餘運算元與 DUT 結果複製（#996、#999）；另有快速參考與 fork 檢查（#980）、併發暫存器寫入的雜湊（#991），以及把 BOOM 的 DiffTest 接入寫進文件（#995）。
  • 處理器本體：昆明湖 V3 分支 3 筆，含 StoreUnit 上報指標掩碼後地址的修正（#6742）、檢查點更新（#6756）與模擬環境變數的 CI 統一（#6701）。

真正的變化在 difftest：矩陣擴充套件的參考模型搬到 GPU 上用 Tensor Cores 跑，說明差分驗證的瓶頸已經從「模型寫不出來」變成「比對吞吐不夠」。驗證基礎設施一旦開始為效能做最佳化，通常意味著被驗證的核已經複雜到逐拍模擬跑不動了。

1.3 CVA6 的 master 轉為只讀，CVW 合入 Sail 0.16

日期：2026-10-23　來源：cva6 提交記錄（10-23）、cvw 提交記錄（10-23）

OpenHW 的兩個核心專案在視窗內各有一筆治理或模型層面的改動。

  • CVA6：master 分支合入提交 #3664，標題為「Note: master made read-only」。該分支上一筆程式碼提交停留在 09-15，此後一個月無業務改動，這次直接標註只讀，預設分支名尚未切換。
  • CVW：合入 PR #1995，把 Sail 模型升級到 0.16。CVW 用 Sail 維護 RISC-V 的黃金參考模型，版本跟進意味著指令語義的參考實現與上游規範保持同步。

兩件事放在一起看，是同一方向的兩種動作：一邊凍結主線為分支策略調整騰位置（遷移方案尚未公告），一邊把 ISA 參考模型往前推。對採用 CVA6 的團隊來說，短期需要確認程式碼基線遷往何處；對做形式化與差分驗證的團隊來說，Sail 0.16 是比核本身更值得跟進的更新。

二、產品與生態動態

2.1 Tenstorrent 開放 Chiplet 設計框架 OCA Harness 測試版

日期：2026-10-23　來源：Unite.AI：Tenstorrent Opens OCA Chiplet Harness Beta Under Apache 2.0（10-23）、GitHub：tenstorrent/tt-oca-harness

Tenstorrent 於 10-22 放出 Open Chiplet Atlas（OCA）Harness 的開源測試版，把 OCA 的互操作架構變成可複用、可部署的實現。

  • 許可：程式碼 Apache 2.0，文件與圖片 CC-BY-4.0，貢獻同樣按 Apache 2.0 收；正式版目標定在 2027 年 1 月。
  • 三層結構：Architecture 定義 chiplet 在物理、傳輸、協議、系統、軟體五層的互操作；Harness 提供 chiplet 所需的全部「非應用邏輯」，讓設計方只寫自己的增值部分；Compliance 負責矽前驗證與矽後確認，含 Golden Chiplet 概念與社群 plugfest。
  • 定位：測試版面向早期採用者、整合商與貢獻者，倉庫已公開在 tenstorrent 組織下。

Tenstorrent 是 RISC-V 陣營裡少數把「開放」從指令集延伸到封裝與互聯的廠商。Chiplet 的現實障礙從來不是能不能做，而是各家 die-to-die 介面互不認賬；把非應用邏輯做成開源腳手架，實質是把互操作成本從每個設計團隊身上挪到社群。對正在做多 die 方案的國產團隊，這是可以直接對照的一份參考實現。

2.2 LILYGO T-Halow P4：ESP32-P4 與 C6 雙 RISC-V 核的 M.2 板卡

日期：2026-10-23　來源：CNX Software：LILYGO T-Halow P4（10-23）、GitHub：Xinyuan-LilyGO/T-Halow-P4

LILYGO 推出 T-Halow P4：80 × 22mm 的 M.2 2280 開發板，把 Wi-Fi HaLow 長距鏈路做進標準 M.2 形態。

  • 主控：樂鑫 ESP32-P4NRW32X，雙核 RISC-V 400MHz（帶 AI 指令擴充套件與單精度 FPU）加一顆 40MHz 的低功耗 RISC-V 核；2D PPA、H.264 與 JPEG 編解碼、MIPI CSI 與 DSI 各一路，最高 1080p30 硬體編碼。
  • 無線：ESP32-C6-MINI-1U 提供 Wi-Fi 6、藍芽 5 與 802.15.4（Zigbee／Thread／Matter），經 SDIO 與 P4 相連；另配泰芯 TX-AH 模組做 802.11ah HaLow，859–894MHz 或 902–928MHz 兩種頻段、1–8MHz 通道、150Kbps 至 32.5Mbps、視距最遠 1.2km。
  • 價格與開發：官方店 26.57 美元起（915MHz 版 31.07 美元），AliExpress 36.98 美元；示例基於 ESP-IDF 5.4.1 以上，HaLow 走 SPI 傳資料、UART 收 AT 指令，另有瀏覽器端配置工具。

M.2 形態是這塊板最實用的地方：它不再是「一塊要接線的開發板」，而是能插進現成載板的通訊模組。ESP32-P4 補算力與影片通路、C6 補 Wi-Fi 6 與 Matter、TX-AH 補公里級低功耗鏈路，三顆晶片分工明確，正好對應工業監測與遠端攝像頭這兩類最難佈線的場景。

三、國內團隊深挖

3.1 優智創芯完成近億元 Pre-A 輪融資，「全贏芯」RISC-V GPGPU 專案落地長沙金霞

日期：2026-10-22　來源：掌上長沙（長沙晚報）：一顆「芯」，為何選擇長沙？（10-22）

長沙晚報 10 月 22 日報道，清華系類腦智慧企業長沙優智創芯科技有限公司完成近億元 Pre-A 輪融資，由力匯基金聯合長沙投資控股集團、金霞盛世基金組建的專項基金力優創投領投，老股東啟賦資本跟投；公司同時把孵化的「全贏芯」RISC-V GPGPU 專案落地長沙金霞經濟開發區。

  • 技術源頭：優智創芯由清華大學積體電路學院副教授何虎領銜，掌握 SNNGrow 類腦模擬訓練框架與 CLAS 因果學習演算法；「全贏芯」的技術源頭可追溯到上海清華國際創新中心積體電路研究平臺 2022 年推出的國內首個開源 RISC-V 向量擴充套件 GPGPU 「Ventus（乘影）」，路線為指令集、架構、生態三重自主。
  • 產業化節點：2025 年 6 月總投資約 15 億元的優智創芯專案簽約落戶金霞，分三期建設總部與 GPGPU 研發生產基地，重點攻關「全贏芯」系列 GPGPU 與「思辨芯」類腦 AI 晶片，一期投產後年產值預計超 3 億元；2025 年 11 月長沙全贏半導體註冊成立，同期清華大學、景嘉微、全贏半導體、CSDN 等 8 家單位聯合發起的「長沙高效能運算研究中心（籌建）」簽約落戶。
  • 運算元庫共建：2026 嶽麓大會「AI+OpenCL 異構計算」論壇上，長沙全贏半導體、湖南積體電路產業技術創新戰略聯盟、CSDN、長沙景嘉微、長沙手爪科技等簽署 OpenCL 運算元庫戰略合作協議，目標是消解運算元適配的生態碎片化，讓「一套程式碼跑遍國產晶片」成為可能；子公司同步推動「開源酷蒜 OpenKusuan」AI 軟體棧平臺在長沙紮根。
  • 長沙算力家底：國家超級計算長沙中心總算力超 5000 PFlops，世界計算·長沙智谷已部署 200P 全棧國產化算力；2025 年湖南全省總算力 13500P、智慧算力 5200P、人工智慧產業規模 850 億元，自主安全計算叢集 1400 餘家企業、叢集總產值超 2300 億元。

這是 RISC-V 向高效能運算（GPGPU）延伸的一個國內落地樣本：從開源向量擴充套件 GPGPU 出發，到產業化主體，再到運算元庫層面的開放共建，補的正是「硬體強、軟體弱」的短板。GPGPU 走 RISC-V 意味著要自建完整的並行程式設計棧，OpenCL 運算元庫共建能不能形成真實複用的程式碼，是後續最值得跟蹤的指標；晶片流片回片與一期產線時點同樣待明確。

3.2 奕行智慧成為 RVAI 工作組首批發起單位，RISC-V 超節點已在運營商機房上線

日期：2026-10-23　來源：集微網：智算向新，開源鑄根——奕行智慧亮相 2026 RISC-V 中國峰會暨香山如意生態大會（10-23）、C114：奕行智慧亮相峰會（10-23）、億歐：奕行智慧再獲 20 億融資（09-18）

10 月 20 日下午，香山如意生態大會作為 RISC-V 中國峰會同期活動在深圳舉行，奕行智慧在會上拿到兩個身份：開源晶片社群 RVAI 工作組八家首批發起單位之一，以及如意社群共建單位。

  • 組織落點：RVAI 工作組聚焦 RISC-V 與 AI 融合，透過開源協作匯聚晶片、IP 與軟體生態力量；如意社群由中國科學院軟體研究所主導，目標是 RISC-V 原生基礎軟體生態。奕行智慧稱將以真實產品需求與工程經驗參與上游共建。
  • 技術主張：主題報告《AI System 視角下奕行智慧的 RISC-V AI 創新實踐》由黃超主講，核心判斷是 Agentic AI 讓算力價值的衡量從單次模型呼叫擴充套件到完整任務鏈，因此晶片、互聯、軟體與系統要按端到端任務效率協同設計。
  • 產品底座：第一代 Epoch 系列 RISC-V 雲端 AI 晶片已規模量產，基於 RISC-V 與類 TPU 架構，原生支援分塊量化 FP8；64 節點 E200-L 液冷 OAM 超節點叢集已在運營商資料中心上線，官方稱是業內首款量產交付的 RISC-V 超節點，實現 64 顆晶片百納秒級互聯，用於 MoE 模型的專家路由協同。
  • 資本與生態：2026 年上半年完成 15 億元 B 輪並獲中國移動戰略投資，9 月再獲近 20 億元融資，投後估值接近 150 億元；軟體側推進 VISA 虛擬指令集開源，EVACA 軟體棧已與 FlagOS 等國產 AI 生態開展適配。

奕行智慧走的是「晶片量產—超節點交付—開源社群共建」的順序，與多數先做 IP、後找場景的 RISC-V 公司相反。它加入如意社群的意義也在這裡：RISC-V 雲端 AI 的短板不在指令集，而在上層框架與運算元，願意把量產機上踩過的坑回灌上游，比再多一次融資更能說明這條棧在往生產環境走。

3.3 合見工軟：RISC-V 的「分水嶺」時刻，國產 EDA 要做生態共建者

日期：2026-10-23　來源：SEMI 大半導體產業網：合見工軟吳曉忠——RISC-V 的「分水嶺」時刻（10-23）

《半導體制造》專訪合見工軟副總裁吳曉忠，核心問題是國產 EDA 在 RISC-V 生態裡演什麼角色。

  • 與 Arm 時代的差別：Arm 時代是「架構定標在前、工具適配在後」，EDA 基於固化核心基線做調優；RISC-V 時代變成「架構、IP、工具三方並行成長的共生模式」，EDA 深度參與架構迭代，與 IP 廠商、開源機構共同解決碎片化與多核異構難題。
  • 已投入的專案：在香山昆明湖與玄鐵 C900 系列的真實研發專案裡投入模擬、硬體模擬與混合模擬能力，把產業痛點轉化為工具能力，並與夥伴聯合釋出標準化驗證方案。
  • 對 RVA23 的判斷：RVA23 的價值是給作業系統、編譯器與應用開發者一個穩定的指令集基線，但它只解決「軟體可見指令集」的一致性問題，不約束微架構，不覆蓋韌體、啟動流程與中斷架構，也不禁止自定義擴充套件——碎片化並不會因此消失。
  • 驗證的真實難點：RISC-V 並不天然比 Arm／x86 複雜，但高度模組化與允許自定義擴充套件，大幅擴大了需要驗證與維護的配置組合；挑戰不是造新方法學，而是配置管理與軟硬體協同的工作量。合見工軟列出的四個方向是硬體驗證平臺效能與級聯、記憶體一致性與向量／AI 加速驗證、矽前系統驗證環境、基於 FPGA 的可執行參考方案。

這段訪談值得留意的不是表態，而是它承認了一個事實：RISC-V 的成本重心正在從「設計」移到「驗證」。當一家 EDA 公司同時出現在香山與玄鐵兩個旗艦專案的驗證鏈裡，說明國產高效能核的迭代節奏已經被工具鏈的吞吐能力卡住；而「用工具能力約束無序定製」這句話，也點出了生態治理的真實抓手。

3.4 睿思芯科譚章熹：二三十家高效能 RISC-V 將洗牌，生態權重高於核效能

日期：2026-10-23　來源：21 世紀經濟報道：專訪譚章熹——RISC-V 邁向規模化商用，下一場硬仗在資料中心（10-23）

峰會主席、睿思芯科創始人兼 CEO 譚章熹在會後接受 21 世紀經濟報道專訪，給出幾條關於產業階段的判斷。

  • 身份與背景：譚章熹師從 RISC-V 奠基人 David Patterson，是伯克利原創團隊中唯一的中國大陸學生；睿思芯科主攻高效能伺服器 CPU 與 AI 資料中心處理器，公司 10-16 剛完成一輪戰略融資。
  • 競爭邏輯：處理器競爭不是「核快不快」，終端使用者關心的是應用與整個軟體棧能否跑在新架構上、移植是否順暢，因此生態建設的重要性甚至高於對核效能的追求；近兩年 AI 程式設計的興起，正在幫助 RISC-V 加速對現有架構的替代。
  • 洗牌預判：目前聲稱做高效能 RISC-V 的公司大約有二三十家，但真正擁有自研核心、能走完完整產品週期的並不多；他類比當年矽谷二三十家 GPU 公司最終只剩兩三家，認為中國市場正在進入同一階段，能否穿越 AI 泡沫與回撥決定最終勝出者。
  • 短板所在：供應鏈安全與 AI 算力需求是明確的產業驅動，但人才與基本功差距仍大，國際巨頭今天的地位靠的是幾十年積累。第七屆峰會投稿 239 篇、同比增長近 20%，贊助商三十多家且都擁有 RISC-V 直接產品。

把這條與合見工軟那條並讀，能看到同一件事的兩面：一邊說驗證與工具決定迭代速度，一邊說生態與移植決定商業成敗——兩句話都在把「核效能」從競爭中心挪開。對做晶片的團隊，這意味著路線選擇的視窗正在收窄：要麼在某個場景把軟體棧做穿，要麼在洗牌中被並掉。

3.5 算能 zsbl 重構為 eboot 框架，支援外部裝置樹與應用樹

日期：2026-10-23　來源：sophgo/zsbl 提交記錄（10-23）

算能的零階段載入程式倉庫 zsbl 在視窗內錄得 8 筆提交，實際內容是一次框架級重構。

  • 改名與定位：註釋與測試串裡的 zsbl 引用被清理，框架更名為 eboot，映象名改為由應用名派生——從「某晶片專用的零階段引導」轉向「可承載多種應用的引導框架」。
  • 外部樹支援：新增樹外應用樹支援，外部樹物件輸出到 objtree/ext；新增用 dtb 規則構建外部裝置樹的路徑，並讓 dts 與 defconfig 按實際構建目標命名。
  • 工程修正：修掉 distclean 之後仍殘留映象檔案的問題，TARGET 註釋換成中性示例。

載入程式改名看起來是小事，實際影響的是下游複用成本。支援樹外應用樹與外部裝置樹之後，第三方板卡與同一顆晶片的不同產品線不必再改主倉，而是各帶各的配置；對比仍把板級配置寫死在引導裡的方案，這是量產階段必須跨過的一道工程門檻。

四、具身智慧與機器人專章

4.1 進迭時空開源端側 Agent 記憶子系統，BiBit 同步放出記憶外掛

日期：2026-10-23　來源：GitHub：spacemit-com/bianbu-agent-memory、GitHub：spacemit-com/bibit-memory-plugin

進迭時空在視窗內推送兩個與 Bianbu Agent OS 相關的新倉，把「Agent 的記憶」做成了獨立子系統。

  • 主體倉庫：bianbu-agent-memory 是 Bianbu Agent OS 的記憶子系統，Rust workspace 加 Python SDK，Apache-2.0，帶 debian 打包，README 用「三個抽屜」概括——基礎儲存、全文檢索與可選的向量召回／模型摘要；基礎能力不依賴模型服務，權威資料留在裝置本地。
  • 介面與邊界：對外給出 memory_search、memory_save、memory_update、memory_remove 四類工具；更新用 memory_id 加 expected_revision 做樂觀併發控制，陳舊版本直接拒絕；刪除要先預覽，再由使用者確認才執行。安全設計上，召回到的內容按不可信上下文注入，外掛來源的訊息不寫入記憶，子代理只讀。
  • 宿主與外掛：README 點名支援的宿主包括 Hermes、DeepSeek Harness 與 BiBit；同期推送的 bibit-memory-plugin 是 BiBit 的功能外掛，在設定頁加一頁「記憶」，負責開關、保留時長、清空會話、整體擦除與 JSON 匯入匯出，透過 service:memory 能力呼叫記憶子系統。

端側 AI 終端的競爭重心正在從「能不能跑模型」轉向「記不記得住、敢不敢信」。這套設計裡最值得記的兩條是：記憶預設落在裝置本地而非雲端，以及對子代理與外掛來源做寫許可權隔離。對機器人這類長期線上、多人接觸的裝置，記憶的許可權模型比容量更早成為產品約束。

4.2 睿芯高光 D35 的學術底色：ISCA 2026 最佳論文提名與 80 餘項資料流專利（10-23）

日期：2026-10-23　來源：上海證券報（新浪財經）：睿芯攜高光 D35 晶片亮相 2026 物理 AI 與世界模型大會（10-23）、鳳凰網：睿芯攜高光 D35 亮相（10-23）

10-21 日報已收錄蘇州睿芯高光 D35在 RISC-V 中國峰會的展出；本期補的是它在 10-20 至 22 南京「2026 物理 AI 與世界模型大會」上的產業側進展。

  • 技術路徑：資料流架構讓計算在資料到達處發生，不走指令排程與反覆搬運，公司的說法是從根源上繞開「訪存牆」，能效比對同類競品提升數倍；指令集層用全自研 RISC-V CPU 核心 IP，構成「指令集自主加架構創新」的全棧路線。
  • 學術與專利：團隊在資料流方向積累 20 餘年，擁有 80 餘項資料流架構技術專利，核心研究成果獲 ISCA 2026 國際計算機體系結構頂會最佳論文提名；團隊負責人範東睿曾參與龍芯一號至三號架構設計，主持 Godson-X 與 64 核 Godson-T 研發。
  • 落地與經營：高光 D35 已在具身智慧、影片智慧、智慧園區、艙駕一體、衛星與通訊等領域落地，2025 年實現盈虧平衡；現場客戶關注的是能效比、延遲、算力密度、功耗與軟體棧適配這些硬指標。
  • 口徑提示：核心 IP「透過 Intel 全球採購認可」與「全球首款量產 RISC-V 資料流物理 AI 晶片」均為公司口徑，未見第三方確認；本次大會以對接與樣品評估為主，未公佈新的出貨數字。

這條補的是一個容易被忽略的維度：資料流架構在國內並非新概念，但把它做到量產、且願意在頂會上接受同行評議，是另一回事。物理 AI 場景對實時性與端側部署的要求，恰好放大了資料流相對馮·諾依曼結構的優勢區間；真正的考驗仍在軟體棧——運算元與框架能不能跟上，決定這顆晶片只在展臺上成立還是能在客戶機櫃裡成立。

五、總結與趨勢觀察

  • 形式化驗證的門檻在下降，RISC-V 是第一批受益者：證明直接做在 RISC-V 機器碼上，配套的 RISC-V 指令與程序行為模型可複用；單位成本壓到可攤薄後，安全認證與高保證軟體的賬才可能算得過來。需要剋制的是，當前仍限定單執行緒、靜態連結與固定記憶體預算。
  • 發行版的補齊從「語言執行時」轉向「應用依賴」：openRuyi 本期 20 筆全是 Go 包，與 2026.09 版本把 Go 構建環境升到 1.27 相銜接。RISC-V 伺服器能不能承接真實業務，越來越取決於這類不釋出版本的打包工作。
  • 驗證基礎設施開始為吞吐做最佳化：香山 difftest 一週內 6 筆 MMA／CUDA 最佳化，把參考模型搬到 Tensor Cores 上跑。差分驗證從「能比對」進入「比得快」的階段，說明被驗證的核已經複雜到逐拍模擬跑不動。
  • 開源核進入治理調整期：CVA6 凍結 master、CVW 跟進 Sail 0.16，一個是分支策略遷移的先行動作，一個是 ISA 參考模型的版本同步，兩者都指向「可驗證性」這一共同目標。
  • 國內團隊的兩條擴張路徑都已跑到「生態」這一步：奕行智慧是晶片量產、超節點交付、再到如意社群共建；優智創芯是融資、落地、再到 OpenCL 運算元庫共建。硬體只是入場券，軟體與社群才是它們真正在下注的地方。
  • 端側的軟體補位比算力更密集：進迭時空這期沒有新晶片，卻開源了 Agent 記憶子系統與配套外掛，把記憶、許可權與工具呼叫做成了產品邊界。對具身智慧裝置，這類「看不見的中介軟體」比峰值算力更早成為約束。
  • 侷限說明：Anthropic 與 Theorem Labs 的報告內容依據 36氪、新智元的二次報道轉述，未取得原始報告全文，x86 文件錯誤與 CPU 硬體缺陷的規模均為報告方口徑；優智創芯條目來自使用者指定佇列與長沙晚報報道，融資額、產值與算力資料均為報道口徑；奕行智慧「業內首款量產交付 RISC-V 超節點」與「投後估值近 150 億元」為公司及媒體口徑，未獲財報佐證；合見工軟與睿思芯科的內容為媒體專訪中的受訪者觀點，不代表產業共識；CVA6 凍結 master 後的具體遷移方案未見專案公告，本期僅按提交標題陳述；openRuyi、算能、進迭時空的提交內容依據提交標題與 README 判斷，未逐條核對補丁；會員官網巡檢檢出的 45 處變化均為高校、機構與廠商首頁例行更新，未發現實質產品、融資或架構釋出；CNX 報道的 RoboParty RP1 人形機器人經核實採用 RK3588、A733 與 Jetson Orin NX，不屬 RISC-V 方案，已剔除。

附錄：完整信源清單

com/article/20261023/herald/d50e4a21fda2ba70d994818284d90aad_zaker.html>

信源核查表

信源 核查結果
Google News 聚合（中英文 22 組補充查詢，72 小時視窗） 去重後約 90 條：10-23 為峰會後報道密集日（玄鐵 60 億顆、奕斯偉招股、V100、睿芯 D35、中科通量、Akeana 收購等），10-24 至 10-25 顯著轉淡；上述已在前三期收錄的事件僅作背景核對，本期不重複；「算能」「奕斯偉」中文查詢仍混入股市行情與限售解禁稿，按標題剔除
Hacker News、Phoronix、CNX Software、LinuxGizmos、riscv.org CNX 兩條有效：LILYGO T-Halow P4 已收錄，RoboParty RP1 經核實採用 RK3588、A733 與 Jetson Orin NX，非 RISC-V 方案，剔除；Phoronix、LinuxGizmos 與 riscv.org 視窗內無新增 RISC-V 條目
GitHub 組織與重點倉庫核查（72 小時視窗） 視窗內推送：espressif 31、sipeed 8、spacemit-com 7、sophgo 2、Nuclei-Software 2、openhwfoundation 2、XUANTIE-RV 1、spacemit-robotics 1、openRuyi-Project 1；eswincomputing（最後推送 10-19）、revyos（10-21）、radxa-linkr（10-21）視窗內無推送。香山系 XiangShan、NEMU、difftest、GEM5、XSCache 均有活動，已按條目收錄
openRuyi 雙源 主倉 20 筆提交，全部為 Go 軟體包新增；官網新聞頁最新公告仍為 2026.09 版本，視窗內無新版本釋出
達摩院玄鐵、算能、進迭時空重點倉庫 CubeSandbox 預設分支為 add_riscv_support，視窗內預設分支無新提交，僅 10-23 釋出 CI 二進位制資產映象；zsbl 8 筆（框架改名 eboot）、bianbu-agent-memory 與 bibit-memory-plugin 首次推送、ai-sdk 子模組更新 1 筆、model-zoo-tts 文件修正 1 筆
會員官網巡檢（391 家） 耗時 190 秒：277 家無變化、45 家頁面內容變化、69 家抓取失敗；變化條目為高校、機構與廠商首頁的例行更新（Google、Samsung、MIT、Inspire Semiconductor 的 SC26 參展提示等），未檢出實質產品、融資或架構釋出
RISC-V 國際基金會會員清單 391 家（Premier 20／Strategic 169／Community 202），清單由每月 5 日的自動任務重新整理，本期未到期
第六屆 RISC-V 中國峰會官網 峰會主場 10-18 至 20、灣區／香港日 10-21 已結束，官網變更監測視窗到期，本期起不再單列
待收錄佇列 使用者指定 1 條（優智創芯／全贏芯 RISC-V GPGPU），已按建議章節收錄進第三章並歸檔