Окно мониторинга: последние 24 часа (2026-09-10 08:18 ~ 2026-09-11 08:18, пекинское время) Источники: Hacker News, агрегатор Google News, CNX Software / LinuxGizmos / Phoronix / riscv.org RSS, официальные сайты NextSilicon и Технического университета Эйндховена, блог riscv.org, китайские финансовые медиа (Sina Finance и др.), GitHub API (проверка pushed и коммитов в репозиториях семи китайских организаций RISC-V) (подробности см. в таблице проверки источников в приложении)

Главное за сегодня: Бао Юньган о RISC-V и открытых IP — формируется «порог отсечения для открытых IP»

Источник: официальный аккаунт Beijing Institute of Open Source Chip (BOSC) в WeChat «【Мнение эксперта】Бао Юньган: кратко о „Плане развития высокотехнологичных и передовых отраслей Пекина на период 15-й пятилетки“, опубликованном Народным правительством Пекина» (https://mp.weixin.qq.com/s/tUq67S2OF_yor_jD60HSHw)

Народное правительство Пекина опубликовало «План развития высокотехнологичных и передовых отраслей Пекина на период 15-й пятилетки», в котором предложено ускорить создание инновационных платформ для архитектуры сокращённого набора команд пятого поколения (RISC-V), чиплетов, оптоэлектронной интеграции и других направлений, продолжать продвигать итерационное обновление продуктов на базе новых архитектур, таких как вычисления в памяти, и сосредоточить усилия на выращивании экосистемы автономных вычислений. Заместитель директора Института вычислительной техники Академии наук Китая, главный научный сотрудник Пекинского института открытых чипов (BOSC) Бао Юньган поделился рядом соображений по этому поводу:

Первое — «теория леса»: экосистема RISC-V подобна лесу, в котором нужны как могучие деревья (высокопроизводительные чипы RISC-V), так и кустарники и трава (массовые встраиваемые MCU). Для выращивания могучих деревьев модель ARM больше не подходит — необходимо искать новую модель, и открытые IP будут путём с наибольшей вероятностью успеха; для выращивания кустарников и травы, ориентированных на массовый кастомизированный длинный хвост потребностей, подходит аналог «модели Иу» — мелкие товары, большой рынок, можно заимствовать модель JLC с низкозатратной и гибкой системой разработки.

Второе — RISC-V+AI станет мейнстримом эпохи AI: различные сценарии AI, модели и формы развёртывания предъявляют highly дифференцированные требования к аппаратному обеспечению, открытость и расширяемость RISC-V позволяют адаптироваться к кастомизированным потребностям AI легче, чем x86 и ARM, за разработками собственных AI-чипов Meta и OpenAI в последнее время стоит RISC-V.

Третье — барьеры программной экосистемы требуют обновления представлений: миграция ПО между наборами команд стоит дорого и долгое время была ключевым барьером конкуренции экосистем CPU; однако с быстрым развитием AI Agent стоимость миграции кода, адаптации, отладки и оптимизации снижается на порядки, в будущем программная экосистема перестанет быть барьером.

Четвёртое — «порог отсечения для открытых IP»: в глобальной экосистеме ARM всего один поставщик IP с годовой выручкой около 3 млрд долларов, цена IP RISC-V должна быть ниже, чем у ARM, чтобы появился шанс на замещение, общий объём рынка вряд ли превысит 3 млрд долларов; но открытость набора команд означает сосуществование нескольких поставщиков IP, выручка каждого из которых не сможет быть большой, и трудно поддерживать высокие затраты на разработку (недавний пример — Andes закрыла созданную в 2023 году в Техасе, США, дочернюю компанию по высокопроизводительным IP RISC-V). Решение — предоставлять высокопроизводительные IP RISC-V как отраслевое общественное благо в открытой модели, снизив лицензионные отчисления с десятков миллионов, сотен миллионов юаней на 1-2 порядка — так же, как DeepSeek и другие китайские большие модели через открытость распространили AI-приложения во все отрасли. У открытой модели есть устойчивая бизнес-модель: когда система достаточно сложна, возникает пространство для профессиональных услуг («Linux + RedHat», «Android + Thundersoft»).

Пятое — шестилетняя практика Xiangshan: Xiangshan был запущен в июне 2020 года, в декабре 2021 года был создан BOSC для поддержки его устойчивого развития; BOSC как некоммерческая организация (NPO) не нуждается в погоне за оценкой и прибылью, достаточно ежегодно привлекать финансирование, покрывающее операционные расходы (около 150 млн юаней в год), чтобы работать долгосрочно. Xiangshan в основном решил три главных вызова: привлечение финансирования, промышленное качество (полноценная верификация) и непрерывная итерационная эволюция (ежегодный выпуск поколения) — «есть уверенность и основания, чтобы Xiangshan жил 30 лет». Так формируется безжалостный «порог отсечения для открытых IP»: если соотношение цена-качество не может быть выше этой линии, логика собственной разработки высокопроизводительных IP окажется несостоятельной (аналогия — исчезновение проприетарных Unix после рождения Linux в 1991 году). Чиповые компании, активно принимающие открытые IP, станут бенефициарами — команда разработки «Xiangshan» стала общественным активом всей чиповой отрасли.

Комментарий: это очередное важное заявление о политике и отраслевом курсе RISC-V в Китае после форума Dishui Lake в августе и саммита RISC-V China: пекинский план 15-й пятилетки включает RISC-V в число ключевых платформ высокотехнологичных отраслей, а Бао Юньган на уровне способа организации отрасли обосновал необходимость и устойчивость курса на «открытые высокопроизводительные IP», что имеет значение флагмана для выбора курса китайскими чиповыми компаниями RISC-V (собственная разработка IP против принятия открытых IP).

Индекс этого выпуска

  • Ключевое за сегодня: Бао Юньган о RISC-V и открытых IP — формируется «порог отсечения открытых IP» (официальный аккаунт KaiXin Institute)
    1. Открытое сообщество и программная экосистема
      • XiangShan: рефакторинг векторного тракта переходит в стадию конвергенции, исправление write enable для vxsat и очистка VPUCtrlSignals, адаптация xspdb к новому picker (09-10)
      • Damo Academy XuanTie: библиотека AI-микроядра torq-tile обновлена в окне мониторинга, пакетное слияние RVV-квантизованного GEMM и ядер активации (слито 09-07)
      • Официальный релиз openRuyi 2026.08: GCC 16.2 / glibc 2.44 / ядро 7.2, интеграция RVA23 и внедрение vLLM/ROCm (с этого момента включается в регулярные источники)
    1. Продукты и динамика экосистемы
      • NextSilicon впервые публично представила Arbel: собственное внеочередное суперскалярное ядро RISC-V, двухъядерный тестовый чип когерентности на 2.4 ГГц запускает Linux/Ubuntu (09-10)
      • riscv.org опубликовал авторскую колонку CEO MIPS: значение RISC-V для автомобильной индустрии — в свободе выбора (09-10)
      • Проект CONVOLVE Технического университета Эйндховена представил чип Chimera: кросс-уровневая кооперация процессорных ядер RISC-V с memory-centric/нейроморфными ускорителями (релиз 09-08, продолжение освещения в англоязычных СМИ 09-10)
    1. Динамика отечественных команд и углублённый анализ
      • Nuclei запускает регистрацию подготовки к листингу на Пекинской бирже: первый эшелон RISC-V CPU IP штурмует рынок капитала (09-10)
      • SOPHGO SG2044: корректировка стратегии распределения памяти в многoархитектурном эмуляторе UEFI (09-10)
      • SpacemiT: слияние k1-release в загрузочную ветку k1-bl-v2.2.y для U-Boot серии K1 (09-10)
    1. Специальный раздел: воплощённый интеллект и робототехника
      • SpacemiT docs-ros: обновление документации по восприятию и навигации роботов, очистка страниц-заглушек (09-10)
    1. Итоги и наблюдения за трендами
  • Приложение: таблица верификации источников и полный список источников

1. Открытое сообщество и программная экосистема

1.1 XiangShan: рефакторинг векторного тракта переходит в стадию конвергенции, исправление write enable для vxsat и очистка VPUCtrlSignals, адаптация xspdb к новому picker (09-10)

Дата: 2026-09-10 (партия за пекинское время с 09:02 до 17:03)　Источники: GitHub OpenXiangShan/XiangShan commits, XiangShan-Dashboard, XSCache, XiangShanLab, minjie-playground, GEM5, extention-xspdb

После удаления слоя-обёртки VFAlu/VFMA 09-09 в векторной подсистеме открытого высокопроизводительного ядра XiangShan (Kunminghu) 09-10 началась сопутствующая стадия конвергенции: в 17:01 коммит chore(vector): remove VPUCtrlSignals продолжает очистку избыточных структур управляющих сигналов векторного блока; в 17:03 коммит fix(vector): propagate vxsat write enable исправляет цепочку распространения write enable флага насыщения векторной целочисленной арифметики (vxsat) (дата автора 07-23, завершение партии долгоживущей ветки). На невекторной стороне в 09:02 коммит fix(build/xspdb): add required filelist arg for new picker (#6523, автор и коммит в один день, новый результат разработки за текущий день) — адаптация инструмента отладочной трассировки xspdb к новому селектору файлов. Сопутствующие репозитории в окне мониторинга активно пушились: XiangShan-Dashboard (15:49), XSCache (15:49), minjie-playground (14:46), workload-builder (14:19), XiangShanLab (13:51), env-scripts (17:48) и GEM5 (23:25) последовательно обновились. Общая оценка: непрерывное слияние инструкций векторной группы с 09-06 перешло от «развёртывания функциональности» к «структурной очистке и исправлению дефектов», оставляя пространство интерфейсов для последующего расширения матричных/редукционных операций; организация openxiangshan остаётся самой активной командой открытого ядра в стране в окне мониторинга.

1.2 Damo Academy XuanTie: библиотека AI-микроядра torq-tile обновлена в окне мониторинга, пакетное слияние RVV-квантизованного GEMM и ядер активации (слито 09-07)

Дата: 2026-09-10 (время push в репозиторий; последний содержательный коммит 09-07)　Источник: GitHub XUANTIE-RV/torq-tile

В репозитории XUANTIE-RV/torq-tile на GitHub, принадлежащем XuanTie (T-Head) исследовательского института DAMO Academy, 09-10 в 14:43 (пекинское время) зафиксирован push; в ветке по умолчанию (main, единственная ветка) новых коммитов нет — операция классифицирована как работа с веткой/метаданными. Последняя партия содержательных слияний состоялась 09-07: массово добавлены микропроцедуры/микроядра для квантизованного инференса под RISC-V Vector Extension (RVV) — новые факторизованные GEMM-микроядра Q8_0×Qx_0, Q2/Q3 и ядра квантизованных активационных блоков, дополнен путь квантизованной GEMM с ненулевой начальной точкой K, а также добавлены микроядра активаций ReLU / SiLU / GeLU и gated-активаций. На стороне свёрток оптимизировано давление на регистры в depthwise-свёртке 3x3s1 и обработка входа im2col/IGEMM, одновременно исправлены смещение split-K в блочной GEMM для RVV и проблема сохранения NaN в пути вещественного вывода. Согласно README, библиотека позиционируется как открытая библиотека микроядер/тайловых ядер для RISC-V, ориентированная на AI-нагрузки (Apache-2.0, v0.1.0), оптимизированная под RVV и процессоры XuanTie; цель дизайна — позволить C/C++-фреймворкам машинного обучения и AI напрямую брать операторы на уровне файлов. Ранее этот репозиторий не попадал в поле зрения ежедневного отчёта — это первое включение: он закрывает программное звено в цепочке XuanTie «открытое железо (серия XuanTie) + открытая библиотека операторов» и напрямую соответствует реальному спросу китайских edge-AI-фреймворков на квантизованные операторы RVV.

1.3 Официальный релиз openRuyi 2026.08: в основном исправления безопасности, GCC 16.2 / glibc 2.44 / ядро 7.2, интеграция RVA23 и стек ускорения vLLM/ROCm (с этого выпуска включается в регулярные источники)

Дата: релиз версии 2026-08 (с этого выпуска включается в регулярные источники ежедневного отчёта RISC-V; дальнейшие новые версии будут освещаться)　Источники: официальное объявление о релизе openRuyi, сайт загрузки релиза

Дистрибутив openRuyi, возглавляемый Институтом программного обеспечения Китайской академии наук, выпустил версию за август 2026 года: основные усилия сосредоточены на исправлениях безопасности с массовым обновлением пакетов, одновременно продвигается интеграция RISC-V и RVA23, расширяются возможности cloud-native и ускоренных вычислений. Ключевые моменты:

Инструментальная цепочка и среда выполнения: GCC обновлён с 16.1.0 до 16.2.0, glibc — с 2.43 до 2.44, Rust — с 1.95.0 до 1.97.1; сокращены избыточные зависимости сборки от статических библиотек LLVM, исправлены проблемы совместимости, вызванные миграцией glibc.

Ядро и ключевая платформа: основное ядро 7.1.4 → 7.2, LTS-ядро 6.18.39 → 6.18.46; внедрён процесс сборки и преобразования ядра на базе kernel-team-tools (первоначальная миграция и сверка преобразования охватила 244 патча для основной линии и 560 патчей для LTS, сформированы конфигурации ядра для x86_64, универсального RISC-V и RVA20); после обновления ядра дополнительно расширена поддержка платформ RISC-V SpacemiT, Sophgo, T-Head (XuanTie исследовательского института DAMO), UltraRISC и других (PCIe/USB/хранилища/сети/дисплея).

Интеграция RISC-V и RVA23: в LLVM 22 исправлены падения при векторизации RISC-V и проблема перезаписи регистра при проверке стека; OpenBLAS при сборке под RVA23 выбирает цель ZVL128B; привязки Rust QuickJS получили поддержку riscv64gc и riscv64a23 (ABI LP64D остаётся неизменным).

Cloud-native/HPC/AI: добавлены Kubernetes 1.35.5 и containerd 2.3.3; включён OpenMPI 5.0.10 (с PMIx/PRRTE); значительно расширена среда научных вычислений Jupyter/Dask (численные/геопространственные/астрономические/графические задачи); добавлен ROCm 7.2.4 и включён бэкенд ROCm в PyTorch 2.13.0, vLLM вошёл в openRuyi в двух вариантах сборки — для CPU и для ROCm.

Рабочий стол и безопасность: добавлены KDE Frameworks 6.28.0, Plasma 6.7.4, GIMP 3.2.0; обновления безопасности охватывают curl 8.21.0 (18 CVE), OpenJDK (17/21/25/latest), .NET 10.0.110, OpenSSH 10.5p1, PHP 8.5.9 и др. Дистрибутив предлагается в четырёх редакциях — Server, Container, Desktop, Zero (проверка BSP); существующие пользователи могут обновиться командой dnf update.

2. Продукты и динамика экосистемы

2.1 NextSilicon впервые раскрывает Arbel: собственное ядро RISC-V с внеочередным суперскалярным исполнением, двухъядерный тестовый чип когерентности на 2,4 ГГц запускает Linux/Ubuntu (09-10)

Дата: 2026-09-10 (корпоративный блог; HN добавил 09-10 17:18 UTC)　Источник: Блог NextSilicon (автор Yiftach Gilad), Обсуждение на Hacker News

NextSilicon обнародовала полную историю разработки собственного высокопроизводительного ядра RISC-V CPU Arbel. Автор Yiftach Gilad рассказывает, что 18 лет работал над процессорами в Intel и поначалу считал «создание собственного ядра CPU» почти невозможным. Отправной точкой Arbel был не самостоятельный продукт, а последовательный исполнительный блок в составе потокового ускорителя Maverick: первое поколение представляло собой интегрированное в ускоритель неупорядоченное суперскалярное чисто целочисленное ядро RISC-V, на котором для проверки подхода были запущены Linux и BusyBox; впоследствии постепенно были добавлены векторные возможности, когерентность кэша, более мощная подсистема памяти и более широкая выдача. Ключевым этапом стал двухъядерный тестовый чип с когерентностью на частоте 2,4 ГГц, интегрирующий PCIe Gen5, CXL и внутрикристальную сеть на основе CHI, который вместе с внешними компонентами CXL DDR общего назначения и PCIe образует «мини-ПК», способный напрямую работать под Linux/Ubuntu с готовыми GCC/LLVM и проходить бенчмарки. Серийная линейка — это 64-ядерный серверного класса чиплет для дата-центров, охватывающий виртуализацию, безопасность, надёжность, отлаживаемость и высокоскоростной ввод-вывод. В архитектурном плане компания подчёркивает такие детали, как отсутствие в фронтенде зависимости от дорогостоящего micro-op cache, виртуальная структура L1-кэша для снижения задержки load-to-use и обработки алиасов и управления тегами, конвейеризация атомарных операций fill/evict L1. Значение: в сценариях HPC и агентного AI, по мнению компании, узкое место смещается от математических движков к оркестрации, перемещению данных в памяти, планированию и исполнению программного обеспечения, поэтому «CPU рядом с ускорителем» вновь становится критически важным; Arbel — ещё одна после SiFive, Ventana и Rivos стартап-компания, публично объявившая о прогрессе в серверных ядрах RISC-V, причём заявляющая о реальном кремнии, а не о дорожной карте.

2.2 riscv.org публикует авторскую колонку CEO MIPS: для автомобильной отрасли смысл RISC-V в свободе выбора (09-10)

Дата: 2026-09-10　Источники: Блог riscv.org (Viewpoints)

В колонке мнений на официальном сайте RISC-V International опубликована авторская статья CEO MIPS Sameer Wasson (автор указан как MIPS, by GF — то есть MIPS после приобретения GlobalFoundries). Ключевой тезис: жизненный цикл автомобильной платформы исчисляется десятилетиями, ПО должно поддерживаться до утилизации последнего автомобиля, поэтому выбор архитектуры набора команд (ISA) — стратегическое решение; OEM и поставщики первого уровня нуждаются в «экономическом контроле», который заключается не в разработке всего самостоятельно, а в наличии права выбора поставщика, переговорной силы, возможности переиспользования ПО между моделями и способности развивать аппаратное обеспечение без привязки к дорожной карте одного вендора. Статья утверждает, что именно открытая архитектура расширяет конкуренцию: производители полупроводников по-прежнему могут дифференцироваться на уровне реализации, IP-вендоры могут инновировать поверх архитектуры, программная экосистема может переиспользоваться между системами, а OEM могут сохранять архитектурную согласованность и свободно оценивать решения. Автор также подчёркивает, что «открытость не означает окоммерциаливание» (openness should not mean commoditization), и отмечает, что по мере повсеместного проникновения AI в автомобиль (восприятие, ADAS, безопасность, предиктивное обслуживание, салон) архитектура должна оставлять запас для ещё непредвиденных рабочих нагрузок, а ценность RISC-V в том, что «основа ПО остаётся единой, а уровень реализации эволюционирует вслед за нагрузкой». Значение: поворот MIPS к RISC-V с нарративом «экономического контроля в автомобилестроении» — продолжение действий этого лагеря на уровне отраслевого дискурса после сообщений о запуске GlobalFoundries платформы вывода edge AI MIPS Acies около 09-08; это также отражает смещение акцента продвижения RISC-V в автомобильной сфере от «сопоставления по производительности» к «долгосрочным затратам и независимости цепочки поставок».

2.3 Проект CONVOLVE Технического университета Эйндховена представляет чип Chimera: межслойная кооперация ядер RISC-V и акселераторов с память-центричной/нейроморфной архитектурой (опубликовано 09-08, продолжение освещения в англоязычных СМИ 09-10)

Дата: 2026-09-08 (публикация университета) / 09-10 (продолжение материалов Bits&Chips и других англоязычных СМИ в рамках данного окна мониторинга)　Источники: Официальные новости TU/e, Bits&Chips, Сайт проекта CONVOLVE

Проект CONVOLVE, финансируемый ЕС и возглавляемый Техническим университетом Эйндховена (TU/e), обнародовал результаты tape-out-верификации — прототип edge-AI-чипа под кодовым названием Chimera, а также представил их промышленности на конференции ESSERC (Испания). Ключевой момент методологии — «кросс-уровневое проектирование»: AI-алгоритмы, архитектура процессора, системы памяти и схемотехника разрабатываются не послойно и независимо, а оптимизируются совместно, что позволяет уже на ранних этапах проектирования сбалансировать точность, программируемость, скорость обработки, площадь кристалла и энергопотребление. С архитектурной точки зрения Chimera сочетает программируемый процессор RISC-V со специализированными AI-ускорителями, последние охватывают технологии вычислений с центром на памяти (memory-centric) и нейроморфных вычислений, цель — снизить энергозатраты на перемещение данных начиная с самых истоков проектирования. Проектная группа подчёркивает, что верификация основана на уже прошедшем tape-out прототипе чипа, а не на симуляции: на реальных AI-нагрузках измеряются энергоэффективность, пропускная способность, задержка, площадь и точность и сравниваются с существующими разработками. Команду возглавляют Manil Dev Gomony, Henk Corporaal, Sander Stuijk, Marc Geilen и другие, партнёры распределены в Лёвене, Делфте и Цюрихе. Мотивация проекта — нагрузки GenAI повышают энергопотребление и водопотребление дата-центров, локальный вывод на периферии позволяет одновременно снизить энергопотребление, задержку и зависимость от удалённой инфраструктуры; авторы позиционируют его как «суверенное европейское решение для процессоров периферийного интеллекта». Значение: этот пункт дополняет картину конкретным прогрессом европейского академического лагеря на уровне кремния в направлении RISC-V + новые AI-ускорители (memory-centric/нейроморфные), что создаёт контраст с индустриальными RISC-V AI-чипами.

3. Динамика отечественных команд и углублённый анализ

3.1 Nuclei Technology запускает процедуру консультационного сопровождения для листинга на Пекинской фондовой бирже: первая лига RISC-V CPU IP штурмует рынок капитала (09-10)

Дата: 2026-09-10 (день раскрытия в объявлении компании)　Источники: Tongbi Finance (перепечатка Sina Finance), Poker Finance

Компания Nuclei Zhirong Semiconductor Technology (Shanghai) Co., Ltd. (тикер «Nuclei Technology», код 875127) 09-10 раскрыла «Объявление о подаче заявки на публичное размещение акций и консультационном сопровождении для листинга на Пекинской фондовой бирже и ходе процедуры»: компания уже 09-08 подписала с China Merchants Securities соглашение о консультационном сопровождении для листинга на Пекинской фондовой бирже, 09-09 подала в Шанхайское управление по регулированию ценных бумаг материалы заявки на регистрацию консультационного сопровождения, процесс листинга на Пекинской фондовой бирже официально стартовал. Компания основана в сентябре 2018 года, штаб-квартира — в Шанхае, районе Пудун, основной бизнес — лицензирование RISC-V CPU IP, лицензирование платформ подсистем SoC и заказная разработка чипов; является национальным ключевым специализированным и инновационным предприятием-«маленьким гигантом», вице-председательской единицей Китайского альянса индустрии RISC-V; основатель Ху Чжэньбо в совокупности контролирует 42,50% голосующих прав. Продуктовая система включает четыре основные линейки универсальных CPU IP — N/U/NX/UX — плюс три специализированные линейки: NS (безопасность), NA (автомобильный стандарт), NI (интеллектуальные вычисления), среди которых UX1030H — один из первых в мире высокопроизводительных RISC-V CPU IP с поддержкой спецификации RVA23, а NA900 — первый в мире RISC-V CPU IP, прошедший автомобильную сертификацию ISO 26262 ASIL-D; всего получено 93 внутренних патента (92 патента на изобретения). По показателю отгрузки ядер из отчёта The SHD Group за март 2026 года Nuclei входит в первую четвёрку мирового рынка RISC-V CPU IP — первую лигу; число официальных лицензиатов внутри страны и за рубежом превышает 300, среди них такие публичные компании, как GigaDevice, VeriSilicon, Bestechnic, Amlogic, а также центральные и государственные предприятия. Финансовые показатели: выручка в 2024/2025 годах — 73,9987 млн юаней / 82,9411 млн юаней, в первой половине 2026 года — 36,8745 млн юаней; чистая прибыль, относимая к материнской компании, в 2024/2025 годах составила -86,4673 млн юаней / -95,9378 млн юаней; после исключения влияния оплаты акциями убыток сократился с -17,2273 млн юаней в 2023 году до -9,5863 млн юаней в 2025 году; совокупные расходы на НИОКР за последние два года составили 124,48% выручки. Компания уже 2026-08-28 вышла на инновационный уровень Нового третьего рынка, одновременно проведя адресный выпуск и привлекла около 42 млн юаней на проект разработки платформы заказных RISC-V чипов; среди подписчиков — Хэйлунцзянский частный фонд акций промышленности передового производства и фонд цифровых технологий SMIC Xicheng (Пекин) и другие промышленные капиталы; согласно плану, в течение 12 месяцев после листинга она намерена подать в Пекинскую фондовую биржу документы заявки на эмиссию и листинг. Что касается отраслевых данных, объявление ссылается на SHD Group: в 2025 году мировая отгрузка RISC-V SoC составила около 6,9 млрд штук, к 2031 году ожидается рост примерно до 36 млрд штук, совокупный среднегодовой темп роста 31,7%. Углублённый взгляд: Nuclei — одна из немногих отечественных RISC-V-компаний, основным бизнесом которой является чистое лицензирование CPU IP и которая штурмует публичный рынок капитала; её комбинация «автомобильная сертификация ASIL-D + высокопроизводительное ядро RVA23 + 300 лицензиатов» — ключевой образец для наблюдения за зрелостью коммерциализации отечественных RISC-V IP; организация Nuclei на GitHub (Nuclei-Software, 42 репозитория), за которой ежедневный отчёт следил ранее, в окне мониторинга не имела специальных push-событий, данная динамика относится к рынку капитала, а не к коду. (Финансовые и рыночные данные почерпнуты из объявлений компании и пересказа сторонних отчётов, приоритет имеют официальные документы раскрытия.)

3.2 SOPHGO SG2044: корректировка стратегии распределения памяти в мультиархитектурном эмуляторе UEFI (09-10)

Дата: 2026-09-10 (15:20 пекинское время)　Источники: GitHub sophgo/MultiArchUefiPkg, sophgo/sophgo-edk2

SOPHGO продолжает продвижение по стеку прошивки SG2044: MultiArchUefiPkg 09-10 в 15:20 получил коммит Emulator: force emulated allocations below 4GB, который принудительно размещает эмулированные выделения в диапазоне адресов ниже 4GB для многoархитектурного эмулятора UEFI; это укрепление совместимости адресного пространства при запуске гетерогенных образов UEFI на платформе RISC-V. В той же организации sophon-demo 09-10 в 14:43 добавил демонстрацию KV cache с фиксированным текстовым префиксом Qwen3_5 (ориентированную на рабочие нагрузки с изменением изображений); этот репозиторий ориентирован на инференс TPU серии BM168x и не является основной линией CPU RISC-V, здесь он зафиксирован как ссылка на экосистему. В окне мониторинга в sophgo-edk2, zsbl, linux-riscv новых коммитов нет (последний — 09-09). Контекст: SG2044 — первая платформа RISC-V компании SOPHGO, ориентированная на серверы/рабочие станции; непрерывная итерация UEFI (edk2) и нулевой стадии загрузки (zsbl) является необходимым условием её перехода от «способности загрузиться» к «пригодности в качестве универсальной вычислительной платформы»; ограничение эмулированных выделений адресами ниже 4GB — типичная проблема переносимости прошивки, отражающая, что данный стек всё ещё дорабатывает детали совместимости.

3.3 SpacemiT: U-Boot серии K1 сливает k1-release в загрузочную ветку k1-bl-v2.2.y (09-10)

Дата: 2026-09-10 (11:01 пекинское время)　Источники: GitHub spacemit-com/uboot-2022.10, организация spacemit-com

SpacemiT в spacemit-com/uboot-2022.10 09-10 выполнила слияние Merge branch 'k1-release' into k1-bl-v2.2.y, объединив изменения релизной ветки серии K1 в ветку загрузчика (bootloader) v2.2.y. В сочетании с предыдущими коммитами этого репозитория — настройкой параметров тренировки DDR, заменой частотных точек LPDDR4/4x (1600/3200 MTPS на 1066/2133 MTPS), поддержкой общих коротких команд записи MIPI DSI и расширением ID флеш-памяти SPI-NOR (ZB25LQ128C) — можно заключить, что загрузка и инициализация памяти платформы K1 продолжают укрепляться, а v2.2.y является линией поддержки загрузчика, ориентированной на серийное производство. Другая основная линия этой организации — встраиваемый AI: форк onnxruntime был отправлен 09-10 в 22:46, последние содержательные обновления ai-sdk, model_zoo_rl датируются 09-09 (о них сообщалось в предыдущем окне, включая отмену инференса и выбор YAML provider), поэтому в данном окне содержательный прогресс SpacemiT связан в основном с загрузчиком/слиянием веток. Контекст: K1 — первый серийный RISC-V AI CPU компании SpacemiT, K3 — первый в мире серийный RISC-V AI CPU, соответствующий спецификации RVA23 (60 TOPS); ранее компания сообщила о завершении разработки нового поколения шины когерентной interconnect N200, сформировав три направления: универсальные вычисления (X60/X100/X200) + интеллектуальные вычисления (A60/A100/A200) + interconnect (N200).

4. Специальная глава об эмбодированном интеллекте и робототехнике

4.1 SpacemiT docs-ros: обновление документации по восприятию и навигации роботов, очистка страниц-заглушек (09-10)

Дата: 2026-09-10 (08:51 и 09:23 UTC, то есть 16:51 и 17:23 пекинского времени того же дня)　Источники: GitHub spacemit-com/docs-ros

Репозиторий документации ROS docs-ros компании Jindie SpaceTime в окне мониторинга принял два коммита: 09-10 принят docs(robot): update perception and navigation (#204) (обновлён раздел восприятия и навигации робота), затем принят docs: remove placeholder camera and OTA pages (#205) (удалены страницы-заглушки для камеры и OTA, относится к очистке качества документации). Этот репозиторий является публичной точкой входа в документацию по ROS 2 и разработке роботов для платформ K1/K3 компании Jindie SpaceTime, и предыдущие записи показывают стабильный ритм итераций: 07-31 обновлён конвейер восприятия и захвата (Linksee), 08-02 добавлено руководство по Gemma4 ASR, 08-03 дополнена конфигурация udev для RealSense, 08-10 обновлено развёртывание ONNX для роботизированной руки, 09-02 добавлены конвейер MuJoCo и бэкенд qwen-sar. Значение: направление робототехники является ещё одной чёткой продуктовой линией Jindie SpaceTime помимо “RISC-V + AI на периферии”, частота обновления документации (более десяти коммитов за последние шесть недель) выше, чем у большинства отечественных производителей RISC-V, что отражает тот факт, что программный стек ROS/embodied intelligence платформы K3 всё ещё находится в стадии интенсивной доработки и напрямую соответствует направлению “RISC-V × embodied intelligence (локальный вывод VLA/VLM, развёртывание ROS)”, интересующему пользователей.

5. Итоги и наблюдения за тенденциями

  1. Нарратив “реального кремния” высокопроизводительных ядер RISC-V набирает обороты: NextSilicon публично представила Arbel (двухъядерный 2.4 ГГц, CXL/PCIe Gen5/CHI NoC, работают Linux/Ubuntu и GCC/LLVM, дорожная карта — 64-ядерный серверный chiplet), и явно основывает свою аргументацию на тезисе “в эпоху агентного AI CPU снова становится ключевым”. По сравнению с существующими путями SiFive, Ventana, Rivos, особенность Arbel в том, что это CPU, “выросший” из потребностей сопровождения ускорителей, что показывает, что движущая сила RISC-V в дата-центрах расширяется от “замены универсальных CPU” к “системной целостности хост-ускорительного взаимодействия”.
  2. Лагерь открытых ядер вступает в фазу структурной конвергенции: Xiangshan после непрерывной недели функциональных слияний векторных инструкций (перемещение целых регистров, vfmac/widen, VIDiv) с 09-09 по 09-10 последовательно выполнял удаление слоёв-обёрток (VFAlu/VFMA) и очистку управляющих сигналов (VPUCtrlSignals), а также исправил распространение разрешения записи vxsat, что является типичной “структурной организацией после развёртывания функциональности” и обычно представляет собой подготовительное действие для следующей фазы (матричные/редукционные операции или оптимизация производительности).
  3. Коммерциализация отечественных RISC-V IP вступает в фазу капитальной верификации: Nuclei объявила о регистрации подготовки к листингу на Пекинской фондовой бирже — это очередной шаг капитализации китайских RISC-V компаний после попытки ESSIC Computation выйти на гонконгскую биржу, и их бизнес-модели различаются (Nuclei — лицензирование CPU IP, ESSIC — чиповые продукты), что позволяет взаимное сопоставление; “автомобильный стандарт ASIL-D + высокопроизводительное ядро RVA23 + 300 лицензионных клиентов” являются основой дифференциации Nuclei, но за два года расходы на НИОКР составили 124.48% выручки, и даже после исключения оплаты акциями сохраняется убыток, что показывает, что точка безубыточности модели лицензирования IP ещё не наступила.
  4. Продвижение RISC-V в автомобилях смещает акцент на “долгосрочную экономичность”: riscv.org опубликовал авторскую статью генерального директора MIPS, переводящую аргументы в пользу автомобильного RISC-V с сопоставления производительности на “свободу выбора и повторное использование ПО при жизненном цикле платформы более десяти лет”, что перекликается с промышленным шагом предыдущего дня — выпуском GlobalFoundries/MIPS платформы вывода AI на периферии Acies, показывая, что этот лагерь наступает на автомобильный рынок с нарративом “экономического контроля”.
  5. Слияние ускорения AI на периферии и RISC-V на академической стороне: CONVOLVE/Chimera от TU/e использует кросс-уровневый дизайн из программируемых ядер RISC-V + memory-centric/neuroморфных ускорителей, ставя “снижение энергопотребления на перемещение данных” в качестве главной цели и завершив испытания прототипного чипа; Xuantie одновременно на стороне открытого исходного кода дополняет библиотеку микроядер RVV-квантованных операторов (torq-tile) — с одной стороны архитектурные инновации, с другой инженерная реализация операторов, вместе поддерживающие практическую применимость RISC-V в AI на периферии.
  6. В кодовой части отечественных производителей в этот день преобладало конвергентное сопровождение: Sophon дополнила прошивку SG2044 совместимостью распределения адресов ниже 4GB, Jindie SpaceTime слила ветку загрузки K1 и обновила документацию по роботам на ROS — всё это работы по стабильности и качеству документации без релизных новостей; пакет RVV-квантованных операторов torq-tile от Xuantie (принят 09-07) является новым содержимым, обнаруженным в этом окне мониторинга.

Пояснение ограничений: Описание производительности NextSilicon Arbel (двухъядерный тестовый чип 2.4 ГГц, план производства 64-ядерного, выбор микроархитектуры) взято из собственного блога компании, ещё нет сторонних обзоров или данных уровня SPEC для подтверждения, его позиционирование “серверного уровня” следует оценивать по фактическому серийному кремнию; статья MIPS является мнением (Viewpoints), мнение принадлежит автору и компании MIPS и не представляет позицию RISC-V International; конкретные цифры энергоэффективности TU/e Chimera следует оценивать по статье ESSERC и публичным материалам проекта, данный пункт основан на описании новостей университета и сайта проекта; финансовые и рыночные данные Nuclei взяты из объявлений компании и пересказа отчёта The SHD Group, инвестиционный контент не является рекомендацией; кодовая динамика Xiangshan, Xuantie, Sophon, Jindie SpaceTime основана на commit message и времени pushed репозитория, микроархитектурная проверка не проводилась; для torq-tile в окне мониторинга не видно новых коммитов (предположительно операции с ветками/метаданными), формулировка основана на пакете, принятом 09-07.

Приложение: таблица проверки источников и полный список источников

Таблица проверки источников

Источники Результаты проверки
Кандидаты fetch_news.py за 24 часа (9) Валидный 1: NextSilicon/Arbel (японская перепечатка фактически является английским блогом); riscv.org специальная статья об автомобилях — 1 (включена); CPython Tier 3 (infoq, перепечатка анонса 08-24, уже было освещено 08-25/09-01, исключено); криптовалюты и постквантовая криптография — 4 (LayerZero/ForkLog, Vitalik/Decrypt и др., не связаны с RISC-V, исключены); низкозвёздные репозитории серии grain и wireguard-fpga (реализация на FPGA, не RISC-V, исключены)
англоязычные запросы gnews (“RISC-V” when:1d/3d, RISC-V AI/automotive when:3d, SiFive/Andes/StarFive/Milk-V/SpacemiT/SOPHGO/RISC-V Summit when:7d) Валидные: NextSilicon Arbel, TU Eindhoven CONVOLVE (включены 2.3); старые/повторные: CPython (уже освещено), подкаст GigaDevice (освещено 09-09), Quintauris (освещено 09-09), Qualcomm Dragonwing Q-2390/IQ-2390 (выпуск 09-01, освещено 09-02, в этом выпуске 09-10 — стандартный аналитический материал для наблюдения, исключён), GlobalFoundries MIPS Acies (около 09-08, тот же лагерь, что и 2.2, в качестве фона); нерелевантный шум: постквантовая криптография Decrypt/ForkLog, статьи о кофе и молочных продуктах, попавшие по запросу Milk-V (35, все исключены), предупреждения о ледниках в Чили и материалы о сельском хозяйстве Колумбии, попавшие по запросу Andes (исключены), нулевые валидные попадания в окне по StarFive/SpacemiT/SOPHGO/SiFive
китайскоязычные запросы gnews (Xuantie/DAMO Academy, XiangShan/открытый процессор, Nuclei Technology, ESWIN Computing, RISC-V чипы when:2d/7d) Валидные: регистрация консультаций Nuclei Technology на Пекинской фондовой бирже (включена 3.1); исключено: ESWIN Computing «третий штурм Гонконгской биржи» (проверено — перепечатка старой статьи Beijing Business Today от 2026-08-02, исходное событие подачи заявки — 07-31, уже освещено 08-25); шум: Xuantie попал на уся-романы, DAMO Academy попала на кейсы AI Министерства промышленности и SEO-материалы по ставкам; XiangShan попал на Пекинский форум Xiangshan/сокращение доли акционеров Xiangshan Co. (не тот же субъект); RISC-V чипы попали на материалы о ставках и фондовом рынке («чип платформы Yabo Youyuehui» и др.)
HN (Algolia, 24 ч) 2: NextSilicon Arbel (5 баллов, включено 2.1), репортаж ServeTheHome Hot Chips RISC-V (09-09, уже освещено в предыдущем окне, исключено)
RSS (CNX / LinuxGizmos / Phoronix / riscv.org) Только одна новая статья на riscv.org (специальная статья о MIPS, включена 2.2); у остальных трёх в окне нет попаданий по ключевому слову RISC-V. Репортаж CNX о YuzukiNeko Allwinner F101 — 09-08/09-09 (вне окна и относится к продолжению серии SBC форм-фактора Pico), не включён
Сканирование организаций GitHub (7: OpenXiangShan / XUANTIE-RV / spacemit-com / Nuclei-Software / sophgo / revyos / eswincomputing) Активные: семейство XiangShan (8 репозиториев с push, включено 1.1), spacemit-com (включая документацию роботов docs-ros и слияние U-Boot, включено 3.3/4.1), sophgo (MultiArchUefiPkg, включено 3.2), XUANTIE-RV (push torq-tile, включено 1.2); спокойные: Nuclei-Software (последний 09-04), revyos (последний 09-07), eswincomputing (последний 07-14, нулевые push в окне)
Поиск активных проектов GitHub (topic:risc-v pushed:>2026-09-09) Активность в окне в основном представлена рутинным продвижением крупных проектов с открытым исходным кодом (chipyard, cva6, riscv-unified-db, tock, simdutf, DietPi, arduino-pico и др.), событий уровня релиза нет; новые низкозвёздные репозитории — преимущественно учебные эмуляторы (emulsiV, rv64-vm, RISC-V-emulator-Native и др.) и неофициальные сборки Teleport для riscv64, не включены

Полный список источников

Номер Событие Ссылка на источник
1 Сходимость векторного тракта XiangShan и публикация сопутствующих репозиториев XiangShan commits, Dashboard, XSCache, XiangShanLab, GEM5, extention-xspdb
2 Библиотека микрокernel torq-tile RVV от XuanTie (Alibaba DAMO Academy) GitHub XUANTIE-RV/torq-tile
3 NextSilicon Arbel RISC-V CPU Блог NextSilicon, Hacker News
4 Специальная публикация MIPS об автомобильных RISC-V riscv.org
5 Микросхемы TU/e CONVOLVE / Chimera Официальные новости TU/e, Bits&Chips, CONVOLVE
6 Регистрация подготовки к листингу Nuclei Technology на Пекинской бирже Tongbi Finance (Sina Finance), Poker Finance
7 Корректировка эмулятора UEFI для SOPHGO SG2044 sophgo/MultiArchUefiPkg, sophgo/sophgo-edk2
8 Слияние ветки U-Boot в SpacemiT spacemit-com/uboot-2022.10
9 Обновление документации ROS для робототехники в SpacemiT spacemit-com/docs-ros

Источник данных: ежедневный отчёт о глобальной динамике RISC-V (выпуск от 2026-09-11). Доступ осуществлялся через агрегационный канал Google News; поиск по организациям и коммитам в GitHub выполнялся через GitHub API, запросы в условиях неаутентифицированного ограничения скорости были объединены на уровне организаций.