Окно мониторинга: последние 24 часа (2026-09-03 08:18 ~ 2026-09-04 08:18, пекинское время) Источники: HN, агрегация Google News, Phoronix, CNX Software, ServeTheHome, Semiconductor Engineering, ncsti.gov.cn (перепечатка официального аккаунта Beijing Yizhuang), GitHub API (поиск по репозиториям и коммитам организаций) и др. (подробнее в приложении)

Индекс выпуска

    1. Сообщество открытого исходного кода и экосистема ПО
      • GCC 17 включает нативную поддержку RISC-V -mcpu/-mtune=native (09-03)
      • SiFive подробно рассказала о системе стандартов RISC-V и будущей эволюции: дополнение к записи доклада на Hot Chips 2026 (09-03)
    1. Продукты и динамика экосистемы
      • Трендовая позиция: медийное эхо вокруг CUDA-on-RISC-V продолжается: BigSky позиционирует себя как «платформа для проверки портирования», чипы NVLink Fusion — не ранее 2027 года (09-03)
    1. Динамика китайских команд и углублённый анализ
      • Основной репозиторий XiangShan и XSAI: продолжается рефакторинг векторных/плавающих блоков, продолжается синхронизация ветки AI (09-03/04)
      • Завершился конкурс совместных инноваций RISC-V+AI HICOOL 2026 (09-03)
      • Комплексная проверка GitHub китайских команд: в целом спокойно (09-03/04)
    1. Специальная глава о воплощённом интеллекте и робототехнике
      • Вычисления для человекоподобных роботов движутся к гибридной архитектуре «централизованная + распределённая», сложность безопасности выше, чем у автономного вождения (09-03)
    1. Итоги и наблюдения за тенденциями
  • Приложение: полный список источников

1. Сообщество открытого исходного кода и экосистема ПО

1.1 GCC 17 включает нативную поддержку RISC-V -mcpu/-mtune=native

Дата: 2026-09-03　Источник: Phoronix

Давно отсутствовавшая в бэкенде RISC-V GCC возможность «автоматической настройки под локальный CPU» наконец добавлена: ранее обсуждавшийся патч поддержки -mcpu=native / -mtune=native вошёл в основную ветку GCC и появится в GCC 17.1 (релиз в начале 2027 года). Раньше пользователям RISC-V, желавшим оптимизировать генерацию кода под свой CPU, приходилось вручную указывать конкретное имя модели (например, sifive-p550, spacemit-x100), что отличается от поведения native на x86/Arm. Этот патч подготовлен Kito Cheng из SiFive (один из ключевых мейнтейнеров инструментальной цепочки RISC-V). Известное на текущий момент ограничение: для многоядерных гетерогенных SoC (например, платформ со смешанным сочетанием SpacemiT A100 и X100) GCC может выбирать целевую конфигурацию CPU только по типу ядра, на котором фактически выполняется процесс компиляции, и пока не способен воспринимать гетерогенную топологию всего чипа. Это ещё один небольшой шаг инструментальной цепочки RISC-V к «серверности/удобству использования», который вместе с выходом серверных чипов RVA23 в этом году (см. 1.2) образует единый комплекс.

1.2 SiFive подробно рассказала о системе стандартов RISC-V и будущей эволюции: дополнение к записи доклада на Hot Chips 2026

Дата: опубликовано 2026-09-02 / 09-03 включено HN и Google News (дополнение в данном окне)　Источник: ServeTheHome (запись с места Патрика Кеннеди), Hacker News

ServeTheHome дополнительно опубликовал свою запись с места Hot Chips 2026 (конец августа, Стэнфорд) — доклад SiFive о стандартах и прогрессе внедрения RISC-V. Этот доклад вместе с уже освещавшимся 09-02 учебным материалом NVIDIA по CUDA-on-RISC-V относится к той же повестке «серверности RISC-V» на нынешнем Hot Chips; в этом выпуске это более «стандартно-просветительская» из двух линий. Ключевые пункты:

  • Обзор системы стандартов: на примере шестнадцатилетия RISC-V (день рождения 2010-05-18) подтверждается, что «открытый стандарт не привязан к судьбе одной компании»; четыре базовых ISA (RV32I/RV64I/RV32E/RV64E) уже ратифицированы, вариант безопасности способностей CHERI и будущий RV128 (128-битное адресное пространство) находятся в разработке;
  • Детализация механизма Profile: три поколения эволюции RVA20/RVA22/RVA23 (RVA23 ратифицирован в 2024-10, обязательные векторные расширения и hypervisor), чёткая модель совместимости: в крупных версиях добавляются обязательные функции, в минорных — только option, что гарантирует работоспособность нового ПО на старом оборудовании; RVB23 (сценарии кастомных сборок Yocto/OpenEmbedded) развивается независимо;
  • AI и безопасность: матричные расширения предлагают параллельный маршрут «1+3»: AME/IME/VME + векторный fast-track; подчёркивается, что RISC-V — единственная архитектура, способная одновременно выступать как AI host ISA (портирование CUDA), accelerator device ISA и edge self-hosted ISA; список функций безопасности включает PMP, шинную изоляцию RISC-V Worlds, supervisor domains для конфиденциальных вычислений, маскирование указателей; текущие проекты включают CHERI, барьеры спекуляций, тегирование памяти и контексты шифрования памяти;
  • Развенчание мифов: поочерёдный ответ на утверждения «переменная длина инструкций — это слабость», «RISC-V нуждается в слиянии инструкций для конкурентоспособности», «производительность RISC-V недостаточна» и т. п. (пугающие заголовки на gnews вроде «SiFive RISC-V requires Fusion», «has too many extensions» — все взяты из подразделов этой статьи). Заключение автора: первые серверы RVA23 отгружаются в этом году — это реальный сигнал о том, что стандартизация доходит до аппаратного обеспечения.

2. Продукты и динамика экосистемы

2.1 Трендовая запись: медиаэхо CUDA-on-RISC-V продолжается: BigSky позиционируется как «платформа верификации портирования», чипы с NVLink Fusion — не ранее 2027 года

Дата: 2026-09-03　Источник: igor’sLAB (немецкое издание, англоязычная версия)

Немецкое издание igor’sLAB 03.09 опубликовало продолжение разбора SiFive BigSky SF-2U870 (основное событие от 25.08 уже освещалось, в этом выпуске не повторяется); тональность может служить сторонним подтверждением ритма экосистемы: BigSky (32 ядра P870-D @ 2.0GHz, RVA23, Ubuntu 26.04 LTS / RHEL 10) позиционируется как платформа верификации портирования для гипермасштабных облачных провайдеров, чиповых компаний и разработчиков ПО, а не как серийный сервер, конкурирующий с EPYC/Xeon; CUDA уже работает на нём — ядра RISC-V выступают в роли хоста, запуская операционную систему и задачи управления, а ядра CUDA фактически исполняются на NVIDIA GPU; согласно еженедельному отчёту RISC-V International, демонстрация представляет собой комбинацию RISC-V-хоста + NVIDIA Blackwell GPU. В статье подтверждается: SiFive и NVIDIA продвигают интеграцию NVLink Fusion, первые кастомные чипы RISC-V с интегрированным NVLink Fusion могут появиться не ранее 2027 года, а смысл BigSky в том, чтобы заранее подготовить программный стек на реальном оборудовании. С учётом опубликованного 02.09 списка требований NVIDIA (RVA23/ACPI/когерентность) оценка темпов внедрения «CUDA на RISC-V» остаётся неизменной: сначала ПО, потом кремний.

3. Динамика отечественных команд и глубокое погружение

3.1 Основной репозиторий XiangShan и XSAI: рефакторинг векторных/плавающих блоков продвигается, AI-ветка продолжает синхронизироваться

Дата: 2026-09-03/04　Источник: openxiangshan/XiangShan commits, openxiangshan/XSAI, организация openxiangshan

В окне мониторинга в основной репозиторий XiangShan — открытого высокопроизводительного ядра под руководством Института вычислительной техники КАН — вошло 6 коммитов (темп замедлился по сравнению с более чем 10 вчера, что является нормальным колебанием), сфокусированных на векторном/плавающем исполнении и оптимизации конвейера:

  • refactor(VCVT): начат рефакторинг блока преобразования типовfloat и векторов (VCVT), введена новая структура VCVTWrapper (начальная поддержка);
  • perf(LoadQueueReplay): оптимизирована задержка LoadQueueReplay (#6422);
  • refactor(VIMac): добавлена начальная поддержка векторного блока целочисленного умножения-сложения; fix(vector,exu): векторные исходные операнды исполнения не должны всегда идти через bypass-данные;
  • config(isa): строка расширений ISA приведена в соответствие с реализацией (#6463); ready-to-run синхронно обновляет ссылку на NEMU.

Углублённый анализ: XSAI — параллельное продвижение AI-ветки Xiangshan. В организации openxiangshan существует репозиторий XSAI (создан в 2023-12), описывающий себя как “A fork of Xiangshan for AI”, в окне мониторинга продолжается слияние: подмодуль difftest выравнивает семантику mrelease retirement (#121), обновление пула контрольных точек nightly regression (#120); ретроспективно видно, что 08-31 была выполнена массовая синхронизация исправлений ошибок kunminghu-v2 (#115), а также внедрён сторожевой таймер commit-stall для среды симуляции Palladium (#119) — это показывает, что команда Xiangshan помимо универсального ядра (Kunminghu) поддерживает линию вариантов процессора, ориентированных на AI-нагрузки, и синхронизирует её с исправлениями корректности основной линии; другой репозиторий YunSuan (Yunsuan) — независимый проект модульного тестирования функциональных блоков Xiangshan (симуляция Verilator), относится к инфраструктуре верификации. В целом, замкнутый цикл разработки семейства Xiangshan “процессор + симулятор + AI-вариант + модульное тестирование функциональных блоков” продолжает работать на полной скорости, векторная/плавающая точка и отработка надёжности — текущая тема.

3.2 Завершение HICOOL 2026 RISC-V+AI Collaborative Innovation Challenge

Дата: 2026-09-03 (финал и награждение)　Источники: Сетевая сервисная платформа международного центра научно-технических инноваций (перепечатка официального WeChat Пекинского Ичжуана), главная страница соревнования rdi.hicool.com, Economic Reference Network (репортаж о полуфинале, 08-21)

Первый в стране специализированный конкурс, посвящённый интеграции RISC-V и AI — “Передовые технологии интегральных схем: RISC-V+AI Collaborative Innovation Challenge” в рамках HICOOL 2026 Global Entrepreneurship Competition — завершил финальную презентацию и награждение в Китайском международном выставочном центре, десять лучших команд поборолись за все награды и мероприятие успешно завершилось:

  • Первое место досталось “Системе интеллектуального видеонаблюдения (NVR) на базе RISC-V и OpenHarmony с edge-анализом AI”; также было вручено 3 вторых места и 6 третьих мест, победившие проекты охватывают edge-анализ AI, промышленную адаптацию отечественных чипов, терминалы граничных вычислений, решения для образовательных сценариев, обработку промышленных потоков данных и другие направления;
  • Соревнование проводится под руководством Пекинского управления по работе с талантами, организовано Пекинской ассоциацией высококвалифицированных зарубежных специалистов, соорганизаторы — Пекинский центр инноваций цифровой инфраструктуры RISC-V и Пекинская ESWIN Computing, при содействии альянса RDI и др., четыре основные дорожки — проектирование чипов на основе AI, вычислительная база и инновации CLI, сценарии применения RISC-V+AI, сверхлёгкий AI для индивидуальных разработчиков OPC;
  • Дизайн привилегий для победителей хорошо отражает экосистемный подход Пекинского Ичжуана: возможность подать заявку на вычислительные купоны до 20 млн юаней в год, политики “Двадцать статей о научно-технических инновациях / Десять статей о талантах” зоны экономического развития и специальные политики по интегральным схемам, бесплатное использование инструмента ACT (RISC-V Architecture Compliance Test) с получением сертификации тестирования RISC-V, поддержка экосистемы ESWIN Computing и доступ к экосистеме разработчиков, бесплатное вступление в альянс RDI.

По сравнению с полуфиналом 08-21 (более 70 прошедших проектов, около сотни предпринимателей), финал сосредоточился на десяти лучших, что знаменует прохождение первым этапом этого соревнования пути от “сбора проектов” до “инкубации внедрения”. Для отечественной экосистемы RISC-V это — после “открытого исходного кода Xiangshan, коммерциализации ESWIN, промышленной политики Ичжуана” — очередное заметное действие тройственного альянса “открытое ядро + ведущая коммерческая компания + региональный промышленный кластер”; проект первого места в области NVR edge-AI одновременно попадает в обе открытые базы RISC-V и OpenHarmony, заслуживает отслеживания его дальнейшей индустриализации.

3.3 Комплексная проверка GitHub отечественных команд: в целом спокойно

Дата: 2026-09-03/04　Источники: XUANTIE-RV, Nuclei-Software, spacemit-com, sophgo, sipeed, starfive-tech, revyos, eswincomputing и repos API других организаций

Проведена проверка окна мониторинга для GitHub-организаций девяти отечественных команд RISC-V (pushed_at с 09-03 09:00 пекинского времени):

  • T-Head (XUANTIE-RV): 0 push, продолжается затишье после релиза;
  • XiangShan (openxiangshan): см. 3.1, самый активный в окне мониторинга (push в 13 репозиториях, 6 коммитов в основном репозитории);
  • Nuclei (Nuclei-Software): по одному коммиту в nuclei-sdk и lauterbach-startup, обычное сопровождение SDK (последнее слияние в ветку по умолчанию nuclei-sdk — всё ещё исправление FreeRTOS tick от июня; push в этом окне, предположительно, активность в ветках);
  • SpacemiT (spacemit-com): по одному коммиту в mpp (мультимедийный фреймворк), документацию docs-buildroot и синхронизацию ядра Linux — обычное сопровождение;
  • Sophgo (sophgo): только один коммит в fsbl (загрузочная прошивка); Sipeed (sipeed): обновления sipeed_wiki и maix_ax620e_sdk (репозиторий picoclaw после проверки оказался проектом инструментальной цепочки Go, не связанным с аппаратным обеспечением, исключён);
  • StarFive (starfive-tech), RevyOS, ESWIN Computing (eswincomputing): 0 push.

Вывод: помимо семейства XiangShan, у китайских команд в окне мониторинга нет новых динамик архитектурного или продуктового уровня, что совпадает со вчерашней оценкой (продолжение периода затишья после релиза). Хотя на стороне GitHub у ESWIN Computing нет push, компания активна на стороне экосистемы в качестве организатора HICOOL (см. 3.2).

4. Специальная глава о воплощённом интеллекте и робототехнике

4.1 Вычисления для человекоподобных роботов движутся к гибридной архитектуре «централизованная + распределённая», сложность безопасности выше, чем у автономного вождения

Дата: 2026-09-03 (статья Liz Allan)　Источники: Semiconductor Engineering, анализ Jon Peddie Research (09-03)

Semiconductor Engineering опубликовал отраслевой круглый стол, посвящённый архитектуре вычислений и проектированию безопасности человекоподобных роботов. Ключевые выводы тесно связаны с экосистемой RISC-V:

  • Архитектурный консенсус: гибридная модель. Системный архитектор человекоподобных роботов Infineon Ronald Stärz предложил гибридную модель «мощные централизованные вычисления + распределённая предобработка на уровне пальцев/суставов», явно проводя аналогию с переходом автомобилей от централизованных ECU к зональной архитектуре (движимый задержками, пропускной способностью, отказоустойчивостью); председатель MIPI Alliance Physical AI BoF Edo Cohen дополнил разделением ответственности между локальным выводом в реальном времени в кисти (регулировка силы захвата на уровне миллисекунд) и центральным планированием задач, но также отметил, что централизованная архитектура может быть лучше по BOM, энергопотреблению и сложности программного обеспечения. TI, в свою очередь, отстаивает подход «пассивные датчики + централизованное объединение» для экономии энергии. Общее: безопасность ни в коем случае нельзя полностью перекладывать на модели AI, необходима подстраховка независимо сертифицированных аппаратных компонентов;
  • Повышение уровня модели угроз безопасности: CTO Secure-IC (в составе Cadence, важный поставщик IP для безопасности RISC-V) указал на принципиальное отличие человекоподобных роботов от автономного вождения — физическую близость (дом, больница, школа), что делает атаки «человек посередине», манипулирование LLM уязвимыми группами и подобные сценарии реальными рисками; слияние функциональной безопасности и кибербезопасности становится насущной необходимостью;
  • С точки зрения RISC-V: отдельно процитировано высказывание руководителя по маркетингу MIPS (в составе GF, полностью перешедшей на RISC-V) James Prior — «клиенты спрашивают не о том, когда внедрять RISC-V, а о том, как перейти на RISC-V (с кем сотрудничать, каким путём идти)», — а также подчёркнута неприятие риска в робототехнической отрасли (родственной автомобильной/промышленной), требующей истории поставок «сначала программное обеспечение, открытые стандарты, жизнеспособная экосистема». Это взаимно подтверждается вчерашним выпуском трёх платформ MIPS (Acies/Actus/Aegis) и последующим анализом Jon Peddie Research от 09-04 («MIPS gives physical AI three ways to think»): конкуренция RISC-V в воплощённом интеллекте движется от «спецификаций чипов» к «архитектурному авторитету + сертификации безопасности + экосистемным услугам».

5. Итоги и наблюдения за тенденциями

  1. Сведение инструментальной цепочки и стандартов к «серверной» модели по двум направлениям: GCC 17 добавляет в RISC-V нативную поддержку -mcpu/-mtune=native (Kito Cheng/SiFive), SiFive на Hot Chips системно излагает маршрут профилей RVA/RVB, безопасности и матричных расширений — компиляция, профиль и ОС на всех трёх уровнях готовятся к первому серверному кристаллу RVA23 (поставки в этом году); на этой неделе два доклада о RISC-V на Hot Chips (список требований NVIDIA CUDA уже освещён 09-02, эволюция стандартов SiFive добавляется сегодня) теперь собраны полностью.
  2. Ритм CUDA-on-RISC-V становится яснее: сторонние медиа (igor’sLAB) и еженедельный отчёт RISC-V International совместно подтверждают позиционирование BigSky как «платформы проверки портирования» и факт демонстрации хоста RISC-V + GPU Blackwell; кастомные чипы NVLink Fusion — не ранее 2027 — суждение «сначала программный стек, кристаллы потом» остаётся неизменным, в краткосрочной перспективе не стоит переоценивать объёмы поставок серверов RISC-V.
  3. На внутреннем открытом исходном коде активна только линия Xiangshan: в основном репозитории Kunminghu параллельно идут рефакторинг векторных/плавающих вычислений (VCVT, VIMac, LoadQueueReplay) и синхронные исправления в AI-форке XSAI, цикл разработки замкнут полностью; T-Head/Nuclei/Sophon/Andes и другие всё ещё находятся в спокойной фазе после релиза.
  4. Экосистемные действия — в Yizhuang: конкурс HICOOL RISC-V+AI завершился (первое место — оконечный AI- NVR на RISC-V+OpenHarmony), совместнымиorganizаторами выступили ESWIN Computing и Пекинский инновационный центр цифровой инфраструктуры RISC-V, ACT открыт бесплатно — модель «инкубации в промышленном поясе» для внутреннего RISC-V+AI начинает проявляться.
  5. Ограничения: сегодня нет значимых событий уровня выпуска новых продуктов, это «лёгкий день», в основном информация категории конференций по стандартам/инструментальным цепочкам/экосистеме; сообщения о BigSky и MIPS — это медийное эхо уже освещённых основных событий, в этом выпуске они включены только как трендовые пункты без повторного развёртывания; китайскоязычные источники Google News не дали ни одного попадания по внутренним командам, внутренняя часть опирается на проверку коммитов GitHub и официальные каналы Yizhuang.

Приложение: Полный список источников

Источник Результат проверки
Кандидаты fetch_news.py (10) Включены: Phoronix GCC 17 (1.1), доклад STH Hot Chips SiFive (1.2, ещё 2 материала STH с сенсационными заголовками из того же источника исключены), SemiEngineering гуманоидные вычисления (4.1), igor’sLAB BigSky (2.1 тренд), JPR анализ MIPS (4.1 нарратив); исключены: TickrCast (ESP32-S3 — это Xtensa, не RISC-V), метеостанция на ESP32-P4 (гик-DIY, низкая ценность), учебный репозиторий RISCV-Embedded (star 30, низкая ценность)
gnews “RISC-V” when:1d (английский) В основном пересекается с списком кандидатов (GCC 17, JPR, STH, igor’sLAB); SEALSQ wolfTPM (постквантовый TPM, слабая связь с RISC-V, исключён), кадровые изменения NextSilicon, Amlogic A311Y3 SOM (всё это шум, не связанный с RISC-V, исключено)
gnews SiFive when:3d / igor’sLAB Разъяснение продолжения BigSky (включено как трендовый пункт 2.1); событий новых продуктов в окне нет
gnews запросы по китайским командам when:3d (T-Head/XuanTie/Sophon/Andes/Xiangshan и др.) В основном шум (Xiangshan = пекинский парк Сяншань/акции Xiangshan, Sophon = интеграция вычислений и энергии), ноль эффективных попаданий; “RISC-V 芯片 when:3d” дал завершение HICOOL (включено 3.2), повторную публикацию старой новости Lingrui Zhixin (освещена 09-02, исключена), обзор EE Times China (вне окна, исключён)
HN Всего 1 материал: стенограмма доклада STH Hot Chips SiFive (включено 1.2)
Сканирование GitHub org (9 компаний) Xiangshan — 13 активных репозиториев (6 коммитов в основном репозитории, см. 3.1/3.3); Nuclei/Andes/Sophon/Sipeed — по 1-2 обычных коммита поддержки; T-Head/StarFive/RevyOS/ESWIN — 0 коммитов
GitHub topic:risc-v активные проекты Обычные push (cva6, tock, riscv-unified-db, arduino-pico и др.), значимых релизов в окне нет