RISC-V 데일리 리포트 (2026-09-04)

모니터링 기간: 지난 24시간 (2026-09-03 08:18 ~ 2026-09-04 08:18, 베이징 시간) 출처: HN, Google News 집계, Phoronix, CNX Software, ServeTheHome, Semiconductor Engineering, ncsti.gov.cn (베이징 이좡 공식 위챗 재게시), GitHub API (org 저장소 및 커밋 검색) 등 (상세는 부록 참조)

이번 호 인덱스

1. 오픈소스 커뮤니티와 소프트웨어 생태계
  - GCC 17, RISC-V 네이티브 -mcpu/-mtune=native 지원 병합 (09-03)
  - SiFive, RISC-V 표준 체계와 향후 진화 상세 설명: Hot Chips 2026 강연 실록 추가 수록 (09-03)
1. 제품과 생태계 동향
  - 트렌드 항목: CUDA-on-RISC-V 미디어 반향 지속: BigSky “이식 검증 플랫폼”으로 포지셔닝, NVLink Fusion 칩빠르면 2027년 (09-03)
1. 국내 팀 동향과 심층 분석
  - 샹산 메인 저장소와 XSAI: 벡터/부동소수점 유닛 재구성 추진, AI 브랜치 지속 동기화 (09-03/04)
  - HICOOL 2026 RISC-V+AI 협력 혁신 챌린지 마무리 (09-03)
  - 국내 팀 GitHub 종합 점검: 전반적으로평온 (09-03/04)
1. 체화 지능과 로봇 특별 장
  - 휴머노이드 로봇 컴퓨팅, “중앙+분산” 하이브리드 아키텍처로 이동, 안전 복잡성자율주행보다 높아 (09-03)
1. 요약과 트렌드 관찰
부록: 전체 출처 목록

1. 오픈소스 커뮤니티와 소프트웨어 생태계

1.1 GCC 17, RISC-V 네이티브 -mcpu/-mtune=native 지원 병합

날짜: 2026-09-03　출처: Phoronix

GCC의 RISC-V 백엔드에서 오랫동안누락했던 “네이티브 자동 튜닝” 기능이 마침내 보완되었다: 이전에 논의되었던 -mcpu=native / -mtune=native 지원 패치가 GCC 메인라인에 병합되어 GCC 17.1(2027년 초 출시)에 포함될 예정이다. 과거 RISC-V 사용자가 로컬 CPU에 맞춰 코드 생성을 최적화하려면 구체적인 모델명(예: sifive-p550, spacemit-x100)을 직접 작성해야 했으며, 이는 x86/Arm의 native 동작과 일치하지 않았다. 이번 패치는 SiFive의 Kito Cheng(RISC-V 툴체인 핵심 유지보수자 중 한 명)이 제출했다. 현재 알려진 제한: 멀티코어 이기종 SoC(예: SpacemiT A100과 X100 혼합 플랫폼)의 경우, GCC는 컴파일 프로세스가 실제로 실행되는 코어 유형에 따라서만 CPU 타깃을 선택할 수 있으며, 아직 전체 칩의 이기종 토폴로지를 인식하지 못한다. 이는 RISC-V 툴체인의 “서버화/사용 편의화”를 향한 또 하나의 작은 걸음이며, 올해 RVA23 서버 실리콘 출시(1.2 참조)와지원를 이룬다.

1.2 SiFive, RISC-V 표준 체계와 향후 진화 상세 설명: Hot Chips 2026 강연 실록 추가 수록

날짜: 2026-09-02 발표 / 09-03 HN과 Google News에 수록 (본 모니터링 기간 추가 수록)　출처: ServeTheHome (Patrick Kennedy 현장 기록), Hacker News

ServeTheHome가 Hot Chips 2026(8월 하순, 스탠퍼드) 현장 기록을 추가 게시——SiFive의 RISC-V 표준과 채택진전 강연. 이 강연은 09-02에 이미 보도된 NVIDIA CUDA-on-RISC-V 튜토리얼과 함께 이번 Hot Chips의 “RISC-V 서버화” 내러티브에 속하며, 이번 호에서는 두 단서 중 비교적 “표준과학교육”에 가까운 쪽이다. 요점:

표준 체계 전경: RISC-V 16주년(2010-05-18 생일)을 도입으로 삼아 “개방형 표준은 단일 기업의 운명에 묶이지 않는다”를 재확인했다. 네 가지 기본 ISA(RV32I/RV64I/RV32E/RV64E)는 이미 승인되었으며, CHERI 능력 보안 변형과 미래의 RV128(128비트 주소 공간)은 개발 중이다.
Profile 메커니즘 세분화: RVA20/RVA22/RVA23 3세대 진화(RVA23은 2024-10 승인, 벡터와 hypervisor 강제)를 명확히 하고, 대버전은 필수 기능을 강화하고 소버전은 option만 추가하는 호환 모델을 제시하여 새 소프트웨어가 구 하드웨어에서 실행될 수 있음을 보장한다. RVB23(Yocto/OpenEmbedded 맞춤 빌드 시나리오)은 독립적으로 진화한다.
AI와 보안: 행렬 확장은 AME/IME/VME + 벡터 fast-track의 “1+3” 병렬 노선을 제시한다. RISC-V가 AI 호스트 ISA(CUDA 이식), 가속기 디바이스 ISA, 엣지 자체 호스팅 ISA를 동시에 수행할 수 있는 유일한 아키텍처임을 강조한다. 보안 기능 목록에는 PMP, RISC-V Worlds 버스 수준 격리, 기밀 컴퓨팅을 위한 supervisor domains, 포인터 마스킹이 포함되며, 진행 중인 프로젝트에는 CHERI, 추측 장벽, 메모리 태그 및 메모리 암호화 컨텍스트가 있다.
유언 파괴: “가변 길이 명령어는 약점이다”, “RISC-V는 명령어 융합이 있어야 경쟁력이 있다”, “RISC-V 성능이 안 나온다” 등의 주장에 하나씩 대응한다(gnews의 “SiFive RISC-V requires Fusion”, “has too many extensions” 등의 자극적 제목은 모두 해당 글의 소절에서 나온 것이다). 저자의 맺음말: 첫 RVA23 서버가 올해 출하되며, 이는 표준 작업이 하드웨어로 구현되는 실질적 신호이다.

2. 제품 및 생태계 동향

2.1 트렌드 항목: CUDA-on-RISC-V 미디어 메아리 지속: BigSky는 “이식 검증 플랫폼”으로 포지셔닝, NVLink Fusion 칩은 이르면 2027년

날짜: 2026-09-03　출처: igor’sLAB(독일 매체, 영문판)

독일 매체 igor’sLAB은 09-03에 SiFive BigSky SF-2U870 후속 해석을 게재했다(주요 사건은 08-25에 이미 보도되어 이번 호에서는 반복 전개하지 않음). 이 논조는 생태계 리듬에 대한 제3자 확인으로 볼 수 있다. BigSky(32코어 P870-D @ 2.0GHz, RVA23, Ubuntu 26.04 LTS / RHEL 10)는 하이퍼스케일 클라우드 사업자, 칩 기업, 소프트웨어 개발자를 위한 이식 검증 플랫폼으로 포지셔닝된 것이지 EPYC/Xeon에 대항하는 양산 서버가 아니다. CUDA는 이미 그 위에서 실행된다. RISC-V 코어가 호스트로서 운영체제와 제어 작업을 수행하고, CUDA 커널은 실제로 NVIDIA GPU에서 실행된다. RISC-V International 위클리 리포트에 따르면 이 데모는 RISC-V 호스트 + NVIDIA Blackwell GPU 조합이다. 글에서는 SiFive와 NVIDIA가 NVLink Fusion 통합을 추진 중이며, NVLink Fusion을 통합한 첫 RISC-V 맞춤 칩은 이르면 2027년에나 등장할 수 있다고 재확인한다. BigSky의 의의는 소프트웨어 스택을 실제 하드웨어에서 먼저 준비해 두는 데 있다. 09-02에 이미 보도한 NVIDIA의 요구 사항 목록(RVA23/ACPI/일관성)과 결합하면, “CUDA 온 RISC-V”의 구현 리듬 판단은 변함없다. 소프트웨어가 먼저, 실리콘이 나중이다.

3. 국내 팀 동향 및 심층 분석

3.1 XiangShan 메인 저장소와 XSAI: 벡터/부동소수점 유닛 리팩터링 추진, AI 브랜치 지속 동기화

날짜: 2026-09-03/04　출처: openxiangshan/XiangShan commits, openxiangshan/XSAI, openxiangshan 조직

중국과학원 계산기술연구소가 주도하는 오픈소스 고성능 코어 XiangShan은 모니터링 기간에 6건의 커밋을 병합했다(전일 10여 건에서 속도가 완화되었으나 정상 변동 범위). 벡터/부동소수점 실행 및 파이프라인 최적화에 집중되었다.

refactor(VCVT): 부동소수점 및 벡터 타입 변환 유닛(VCVT) 리팩터링 시작, 새로운 VCVTWrapper 구조 도입(초기 지원)
perf(LoadQueueReplay): LoadQueueReplay 지연 최적화(#6422)
refactor(VIMac): 벡터 정수 곱셈누산 유닛 초기화 지원, fix(vector,exu): 벡터 실행 소스 오퍼랜드가 항상 bypass 데이터로 가면 안 됨
config(isa): ISA 확장 문자열과 구현 정렬(#6463), ready-to-run 동기화 bump NEMU 참조

심층 분석: XSAI——샹산 AI 브랜치 병행 추진. openxiangshan 조직 아래에는 “A fork of Xiangshan for AI”라고 자칭하는 저장소 XSAI가 존재하며(2023-12 저장소 생성), 모니터링 기간 내 지속적으로 병합되었다: difftest 서브모듈을 mrelease retirement 시맨틱에 정렬(#121), nightly regression checkpoint 풀 업데이트(#120); 소급해 보면 08-31 쿤밍후(kunminghu-v2) 버그 수정 일괄 동기화(#115), 그리고 Palladium 시뮬레이션 환경의 commit-stall 워치독 도입(#119)을 확인할 수 있다——이는 샹산 팀이 범용 코어(쿤밍후) 외에 AI 워크로드를 겨냥한 프로세서 변형 라인을 유지하고 있으며, 메인라인의 정확성 수정과 동기화를 유지하고 있음을 보여준다; 또 다른 저장소 YunSuan(윈쒀안)은 샹산 기능 유닛의 독립 유닛 테스트 프로젝트(Verilator 시뮬레이션)로, 검증 인프라에 속한다. 전체적으로 보면, 샹산 계열의 “프로세서+시뮬레이터+AI 변형+기능 유닛 테스트” 개발 폐루프는 여전히 전속력으로 가동 중이며, 벡터/부동소수점과 신뢰성 다듬기가 현재의 주제이다.

3.2 HICOOL 2026 RISC-V+AI 협동 혁신 챌린지 마무리

날짜: 2026-09-03(결선 시상)　출처: 국제과학기술혁신센터 네트워크 서비스 플랫폼(베이징 이좡 관위 재전송), 대회 홈페이지 rdi.hicool.com, 경제참고망(준결선 보도, 08-21)

중국 최초로 RISC-V와 AI 융합 혁신에 초점을 맞춘 전문 대회——HICOOL 2026 글로벌 창업 대회 “집적회로 첨단 기술: RISC-V+AI 협동 혁신 챌린지”가 중국국제전람중심에서 결선 로드쇼와 시상을 완료했으며, 톱10 팀이 모든 상을 두고 겨룬 끝에 성황리에 막을 내렸다:

1등상은 “RISC-V와 OpenHarmony 기반 지능형 영상 감시(NVR) 엣지 AI 분석 시스템”이 차지했다; 이외에 2등상 3개, 3등상 6개가 있으며, 수상 프로젝트는 엣지 AI 분석, 국산 칩 산업 적용, 엣지 컴퓨팅 단말, 교육 시나리오 솔루션, 산업 데이터 스트림 처리 등의 방향을 아우른다;
대회는 베이징시 인재공작국 지도, 베이징 해외고급인재협회 주최, 베이징 RISC-V 디지털 인프라 혁신센터와 베이징 이쓰웨이 컴퓨팅(ESWIN Computing) 공동 주관, RDI 집력연맹 등 협력 주관으로 진행되었으며, 4대 트랙은 AI 기반 칩 설계, 컴퓨팅 기반과 CLI 혁신, RISC-V+AI 시나리오 응용, OPC 슈퍼 개인 경량화 AI이다;
수상 혜택 설계는 베이징 이좡의 생태 전략을 잘 반영한다: 연간 최대 2000만 위안 컴퓨팅 파워 쿠폰 신청 가능, 경제기술개발구 “과창 20조/인재 10조” 및 집적회로 특별 정책, ACT(RISC-V 아키텍처 적합성 테스트) 도구 무료 사용 및 RISC-V 테스트 인증 획득, 이쓰웨이 컴퓨팅 생태 보증과 개발자 생태 연계, RDI 집력연맹 무료 가입.

08-21 준결선(70여 개 프로젝트 진출, 창업자 약 100명)과 비교하면, 결선은 톱10에 집중하여 이 대회가 “프로젝트 모집”에서 “착지 인큐베이션”의 첫 여정을 마쳤음을 의미한다. 중국 RISC-V 생태에 있어 이는 “샹산 오픈소스, 이쓰웨이 상업화, 이좡 산업 정책”에 이은 “오픈소스 커널 + 선도 상업 기업 + 지역 산업 벨트” 삼방 합력의 또 하나의 가시적 행보이다; NVR 엣지 AI 1등상 프로젝트는 RISC-V와 OpenHarmony 두 오픈소스 기반을 동시에 겨냥했으며, 향후 산업화를 추적할 가치가 있다.

3.3 중국 팀 GitHub 종합 점검: 전반적으로 잠잠

날짜: 2026-09-03/04　출처: XUANTIE-RV, Nuclei-Software, spacemit-com, sophgo, sipeed, starfive-tech, revyos, eswincomputing 등 조직 repos API

9개 중국 RISC-V 팀 GitHub 조직에 대해 모니터링 기간 점검을 수행했다(pushed_at 09-03 09:00 베이징 시간 기준):

핑터우(XUANTIE-RV): push 0건, 릴리스 이후 정온 상태 지속;
샹산(openxiangshan): 3.1 참조, 모니터링 기간 내 가장 활발(저장소 13개 push, 메인 저장소 커밋 6건);
누클레이(Nuclei-Software): nuclei-sdk와 lauterbach-startup 각 1건, 일상적 SDK 유지보수(nuclei-sdk 기본 브랜치 최신 머지는 여전히 6월 FreeRTOS tick 수정이며, 이번 모니터링 기간 push는 브랜치 활동으로 추정);
진뎨스공간(spacemit-com): mpp(멀티미디어 프레임워크), docs-buildroot 문서, linux 커널 동기화 각 1건, 일상적 유지보수;
쑤안넝(sophgo): fsbl(부팅 펌웨어) 1건만; 시수(sipeed): sipeed_wiki, maix_ax620e_sdk 업데이트(picoclaw 저장소는 확인 결과 Go 툴체인 프로젝트로 하드웨어와 무관하여 제외);
싸이팡(starfive-tech), RevyOS, 이쓰웨이컴퓨팅(eswincomputing): push 0건.

결론: 샹산 계열을 제외하면 국내 팀들은 모니터링 기간 내 아키텍처급 또는 제품급 신규 동향이 없으며, 이는 어제 판단과 일치한다(릴리스 이후 정온기 지속). 이쓰웨이컴퓨팅은 GitHub 측에는 push가 없지만 HICOOL 주최 측 자격으로 생태계 측에서 활발히 활동 중이다(3.2 참조).

4. 체화 지능 및 로봇 특별 장

4.1 휴머노이드 로봇 컴퓨팅, “중앙 + 분산” 하이브리드 아키텍처로 이동, 자율주행보다 안전 복잡도 높아

날짜: 2026-09-03(Liz Allan 글)　출처: Semiconductor Engineering, Jon Peddie Research 분석(09-03)

Semiconductor Engineering은 업계 라운드테이블 리뷰를 게재하며 휴머노이드 로봇 컴퓨팅 아키텍처와 안전 설계를 논의했다. 핵심 판단은 RISC-V 생태계와 강하게 연관된다:

아키텍처 합의: 하이브리드 방식. Infineon 휴머노이드 로봇 시스템 아키텍트 Ronald Stärz는 “중앙 고성능 컴퓨팅 + 손끝/관절급 분산 전처리”의 하이브리드 모델을 제시하며, 자동차가 집중형 ECU에서 zone 아키텍처로 전환한 것을 명확히 유추했다(지연, 대역폭, 내결함성에 의해 주도); MIPI Alliance Physical AI BoF 의장 Edo Cohen은 손 부위 국소 실시간 추론(밀리초급 파지력 조절)과 중앙 작업 계획의 역할 분담을 보충했지만, 집중형 아키텍처가 BOM, 전력 소비, 소프트웨어 복잡도에서 더 우수할 수 있다고도 지적했다. TI는 전력 절감을 위해 “더미 센서 + 중앙 융합” 노선을 주장했다. 공통점은: 안전은 절대 AI 모델에만 맡겨서는 안 되며, 반드시 독립 인증된 하드웨어 컴포넌트가 뒷받침해야 한다;
안전 위협 모델 격상: Secure-IC(Cadence 산하, RISC-V 보안 IP 중요 공급사) CTO는 휴머노이드 로봇과 자율주행의 본질적 차이를 지적했다——물리적 근접성(가정, 병원, 학교)으로 인해 중간자 공격, LLM의 취약 계층 조작 등의 시나리오가 현실적 위험이 된다; 기능 안전과 사이버 보안의 융합이 필수 요건이 되었다;
RISC-V 관점: MIPS(GF 산하, 전면적으로 RISC-V로 전환) 시장 책임자 James Prior의 발언이 별도로 인용되었다——”고객이 묻는 것은 언제 RISC-V를 도입할지가 아니라, 어떻게 RISC-V로 전환할지(누구와 협력하고, 어떤 경로를 갈지)”이며, 로봇 산업(자동차/산업과 동일 기원)은 리스크 회피적이어서 “소프트웨어 우선, 개방형 표준, 생태계 활력”의 공급 서사가 필요하다고 강조했다. 이는 어제 MIPS 3개 플랫폼(Acies/Actus/Aegis) 발표, Jon Peddie Research 09-04 후속 분석(“MIPS gives physical AI three ways to think”)과 상호 입증된다: 체화 지능에서 RISC-V의 경쟁은 “칩 사양”에서 “아키텍처 담론권 + 안전 인증 + 생태계 서비스”로 전환 중이다.

5. 요약 및 트렌드 관찰

툴체인과 표준 양선의 “서버화” 마무리: GCC 17이 RISC-V 네이티브 -mcpu/-mtune=native(Kito Cheng/SiFive)를 보완했고, SiFive는 Hot Chips에서 RVA/RVB profile, 보안 및 행렬 확장 로드맵을 체계적으로 설명했습니다. 컴파일, profile, OS 세 계층 모두가 첫 RVA23 서버 실리콘(올해 출하)을 준비하고 있습니다. 이번 주 Hot Chips의 두 RISC-V 강연 보도(NVIDIA CUDA 요구 목록 09-02 기보도, SiFive 표준 진화 오늘 추가 수록)가 이로써 모두 모였습니다.
CUDA-on-RISC-V 리듬 명확화: 제3자 매체(igor’sLAB)와 RISC-V International 위클리 리포트가 공동으로 BigSky의 “이식 검증 플랫폼” 포지셔닝과 RISC-V 호스트 + Blackwell GPU 데모 사실을 확인했습니다. NVLink Fusion 맞춤 칩은 빠르면 2027년으로, 소프트웨어 스택이 선행하고 실리콘이 후행한다는 판단은 변함없으며 단기적으로 RISC-V 서버 출하량을 과대평가해서는 안 됩니다.
국내 오픈소스 측 Xiangshan 계열만 활발: Kunminghu 메인 저장소의 벡터/부동소수점 재구성(VCVT, VIMac, LoadQueueReplay)과 AI fork XSAI의 동기화 수정이 병행되며 개발 폐쇄 루프가 완전합니다. Pingtouge/Nuclei/Sophgo/Andes 등은 여전히 릴리스 후 조용한 시기입니다.
생태계 움직임은 Yizhuang에서: HICOOL RISC-V+AI 챌린지 마무리(1등상은 RISC-V+OpenHarmony NVR 엣지 AI), ESSENCIAL Computing과 베이징 RISC-V 디지털 인프라 혁신 센터 공동 주최, ACT 무료 개방 — 국내 RISC-V+AI의 “산업 벨트 인큐베이션” 모델이 처음 나타났습니다.
한계 설명: 오늘은 중대한 신제품 출시급 사건이 없으며, 표준/툴체인/생태계 회의류 정보 중심의 “경량일”입니다. BigSky, MIPS 관련 보도는 모두 이미 보도된 주 사건의 매체 반향으로, 이번 호에서는 트렌드 항목으로만 다루고 중복 전개하지 않습니다. Google News 중국어 출처는 국내 팀에 대해 제로 매치였으며, 국내 부분은 GitHub 커밋 검증과 Yizhuang 공식 채널에 의존합니다.

부록: 전체 출처 목록

출처	검증 결과
fetch_news.py 후보(10건)	수록: Phoronix GCC 17(1.1), STH Hot Chips SiFive 강연(1.2, 별도 2건 STH 선정적 제목 동일 출처로 제외), SemiEngineering 휴먼 컴퓨팅(4.1), igor’sLAB BigSky(2.1 트렌드), JPR MIPS 분석(4.1 내러티브); 제외: TickrCast(ESP32-S3는 Xtensa로 RISC-V 아님), ESP32-P4 기상 스테이션(덕후 DIY, 가치 낮음), RISCV-Embedded 교육 저장소(star 30, 가치 낮음)
gnews “RISC-V” when:1d(영어)	후보 목록과 중복 위주(GCC 17, JPR, STH, igor’sLAB); SEALSQ wolfTPM(포스트양자 TPM, RISC-V 연관성 약함, 제외), NextSilicon 인사, Amlogic A311Y3 SOM(모두 비 RISC-V 노이즈, 제외)
gnews SiFive when:3d / igor’sLAB	BigSky 후속 해석(2.1 트렌드 항목 수록); 모니터링 기간 내 신제품 사건 없음
gnews 중국어 팀 쿼리 when:3d(핑투거/쉬안티에/쑤안넝/진디에/샹산 등)	노이즈 위주(샹산=베이징 샹산 공원/샹산 주식 M&A 주식 뉴스, 쑤안넝=컴퓨트-전력 협동), 유효 매치 제로; “RISC-V 칩 when:3d”는 HICOOL 마무리(3.2 수록), 링루이즈신 구뉴 재게시(09-02 기보도, 제외), EE Times China 종합(모니터링 기간 외, 제외)
HN	단 1건: STH Hot Chips SiFive 강연 실록(1.2 수록)
GitHub org 스캔(9개사)	Xiangshan 13개 저장소 활발(메인 저장소 6건, 3.1/3.3 참조); Nuclei/Andes/Sophgo/Sipeed 각 1-2건 정기 유지보수; Pingtouge/StarFive/RevyOS/ESSENCIAL 0건
GitHub topic:risc-v 활발 프로젝트	정기 push(cva6, tock, riscv-unified-db, arduino-pico 등), 모니터링 기간 내 중대 릴리스 없음