Ежедневный отчёт RISC-V (2026-08-19)

Окно мониторинга: последние 24 часа (2026-08-18 08:20 ~ 2026-08-19 08:20 пекинское время) Источники: HN (Algolia API), агрегация Google News RSS (английский + китайский, через прокси), CNX/LinuxGizmos/Phoronix/riscv.org RSS, GitHub API (официальная организация riscv/Сяншань/PingTouGe/Jindie Shikong/Suaneng/Espressif/Nuclei/ESWIN), прямая выборка с оригинальных сайтов Wccftech/The Register (подробности в приложении)

1. Динамика сообщества открытого исходного кода, ядра и версий

1.1 HAC: четвёртый день интенсивных правок спецификации высоконадёжной криптографии — предложение о переименовании Zl→Zkl, правила WARL, интеграция Smacestatus (30+ коммитов)

Дата: 2026-08-18 (12:05 ~ 22:26 пекинское время)　Источник: riscv/riscv-high-assurance-cryptography GitHub

В репозиторий высоконадёжной криптографии (HAC, спецификация криптографических расширений для реализаций уровня FIPS 140-3) в течение окна мониторинга было слито 30+ коммитов, что продолжает основную линию сходимости ревью предыдущих трёх дней и переходит в фазу «завершение именования и структуры»:

Финализация именования: Changed Zl extension prefix to Zkl (переименование префикса Zl в Zkl), Added proposal for ratified names (предложение об утверждённых именах), Fixed Zlkn dependencies, Reformatted new names table — именование расширений переходит от рабочих имён к утверждённым;
Финализация семантики: Defined WARL rules for aceiobuflen, aceiobuftop and acestart (правила WARL для трёх ключевых CSR), Clarify invalid aceiobuftop exception behavior (поведение исключения при недопустимом aceiobuftop), Integrate mcrstatus CSR into Smacestatus extension (объединение mcrstatus в расширение Smacestatus), Clarify vector I/O replacement rules, Default CSR values out of reset (значения по умолчанию после сброса);
Реорганизация структуры документа: примеры псевдокода перенесены в Book 4, определение операций над конечными полями перемещено, несколько последовательных правок ace-introduction.

За четыре дня в сумме 80+ правок, что указывает на то, что HAC продвигается от «определения функций» к фазе «замораживания именования + завершения семантики», приближаясь к официальному ревью/утверждению, полностью совпадая с основной линией безопасности/криптографии RISC-V на этой неделе (статья о Spectre, SPMP, riscv-security-model).

1.2 Массовое слияние 13 коммитов в главную ветку XiangShan: рефакторинг класса Pc, исправления TLB/FTQ, оптимизация стратегии замены BTB

Дата: 2026-08-18 10:41 (пекинское время, массовое слияние)　Источник: OpenXiangShan/XiangShan GitHub

В главную ветку XiangShan 08-18 в 02:41 UTC (10:41 пекинское время) было массово слито 13 коммитов, большинство из которых — накопленные слияния с датами авторства 07-22 ~ 08-13, один коммит — новый за текущий день:

Новый коммит за день: perf(btb): update btb replacer using training touch strategy instead of prediction touch strategy — заменитель BTB переведён на стратегию «тренировочного касания» вместо стратегии «предсказательного касания», что является оптимизацией алгоритма замены на уровне буфера целевых адресов переходов;
Основная линия рефакторинга: refactor(pc): add Pc class to replace PrunedAddr(VAddrBits) + docs(Pc): add scaladoc + feat(PrunedAddr): add a strict mode — пакет рефакторинга представления PC фронтенда с миграцией от PrunedAddr к новому классу Pc;
Пакет исправлений корректности TLB/CSR (автор 07-22 ~ 07-27): различение битов переполнения ITLB/DTLB (bit[49]/bit[50]), ширина усечения gpaddr, сохранение адреса ловушки при неканонических битах, предварительная проверка TLB инструкций (pf/gpf/af), расширение разрядности pcMem→CtrlBlock→CSR в FTQ/Backend и т. д.

В XSAI (ускоритель AI) синхронно слит fix(rob): assert AMU request lane ordering (автор 08-12). Главная ветка XiangShan демонстрирует массовые слияния два дня подряд, темп разработки остаётся высоким.

1.3 riscv-unified-db: два исправления семантики инструкций: разрядность векторных CSR, регистровый файл для сжатых FP-обращений к памяти

Дата: 2026-08-18 16:25 ~ 16:44 (пекинское время)　Источник: riscv/riscv-unified-db GitHub

В официальную единую базу инструкций RISC-V (unified-db) в окне мониторинга вошли два исправления на уровне семантики:

fix(csr): seven vector CSRs take XLEN, not MXLEN (#2489) — семь векторных CSR (vstart/vxsat/vxrm/vcsr/vlenb/vtype и др.) принимают XLEN, а не MXLEN;
fix(isa): compressed FP load/stores must use the float register file (#2491) — сжатые инструкции загрузки/сохранения с плавающей точкой должны использовать регистровый файл чисел с плавающей точкой.

UDB, будучи единым машиночитаемым источником семантики инструкций для arch-test, Sail и других инструментальных цепочек, — подобные низкоуровневые исправления напрямую влияют на корректность тестирования и симуляции и относятся к обслуживанию уровня «инфраструктуры спецификаций» (третий день подряд фиксируется подобная динамика).

1.4 riscv-isa-manual: уточнение, что MXR не влияет на маскирование указателей в M-режиме

Дата: 2026-08-18 21:18 (пекинское время)　Источник: riscv/riscv-isa-manual GitHub

В официальное руководство ISA вошёл коммит Clarify that MXR doesn't affect M-mode pointer masking (#3318): бит MXR (разрешение выполнения чтения) не действует на преобразование адресов при маскировании указателей в M-режиме (Smmpm); это уточнение семантики взаимодействия расширения маскирования указателей с привилегированными режимами; также присутствует рутинное обслуживание Update marchid contact for Coreblocks (#3190). Маскирование указателей (pointer masking) и SPMP из раздела 1.4 относятся к одной и той же основной линии безопасности адресов на этой неделе.

1.5 Наблюдение за открытыми проектами

HN: RISC-V Extension Landscape (опубликовано 08-18 09:11 пекинское время, 2 балла): rpsene (Renan Sena) опубликовал интерактивную карту расширений RISC-V (страница), визуально обобщающую семейства расширений RISC-V для навигации разработчиков по экосистеме. Ссылка на HN
meta-riscv / riscv-glossary / learn и др.: рутинное обслуживание (обновление зависимостей, проверка ссылок), без существенного нового содержания.

2. Продукты и экосистема

2.1 Главное: T-Head официально объявила, что XuanTie C950 нативно запускает Qwen-3.8 27B — момент «Day 0» для инференса больших моделей на RISC-V

Дата: 2026-08-18 (Wccftech сообщил 08-19 00:10 пекинское время)　Источник: Wccftech

T-Head Xuantie RISC-V команда Alibaba официально объявила, что её флагманский RISC-V чип XuanTie C950 обеспечивает Day 0 (поддержка с момента выпуска) нативный инференс для новейшей открытой модели Qwen-3.8 27B; конкретные показатели: 64-ядерный C950 (с векторным расширением RVV) — скорость декодирования 30 tokens/s, задержка первого токена (TTFT) всего 1,9 секунды. Ключевые моменты:

Предыстория чипа: C950 выпущен в марте 2026 года, позиционируется как «серверный RISC-V процессор для периферийного AI» — 64 вычислительных ядра на одном чипе, частота до 3,20 ГГц, выполняет AI-нагрузки без опоры на GPU; оснащён стандартным L1, гибко конфигурируемым L2, опциональным разделяемым L3, с аппаратным интеллектуальным предварительным выбором данных. Производство TSMC 5 нм (по данным Wccftech).
Предыстория модели: Qwen-3.8 27B — открытая весовая модель с 27 млрд параметров; по официальным заявлениям, способности к кодированию сопоставимы с Opus 4.5, может работать на одном MacBook (32 ГБ памяти) — относится к «среднеразмерным высокоэффективным по цене» моделям инференса.
Стратегическое значение: это очередной шаг Alibaba в стратегии «вертикальной интеграции в стиле Nvidia» — собственная оптимизация Day 0 для собственного чипа и собственной модели, образующая замкнутый цикл «модель — чип — облако»; C950 может комбинироваться с её датацентровыми AI-ускорителями для распределения нагрузки инференса.

Это один из наиболее знаковых прорывов лагеря RISC-V в направлении «инференс больших моделей на устройствах/периферии» в 2026 году: ранее демонстрации больших моделей на RISC-V в основном ограничивались малыми моделями или квантизацией с дистилляцией, тогда как C950 на 64-ядерном RVV достигает пригодной для использования пропускной способности при запуске модели уровня 27B, что подтверждает осуществимость маршрута «многоядерность RISC-V + векторные расширения» в сценариях инференса (подробнее см. углублённый анализ T-Head в разделе 3.1).

2.2 Проект Xen учреждает комитет по безопасности (учредители AMD/EPAM/Renesas), продвигая полноценный релиз RISC-V

Дата: 2026-08-18 10:59 (пекинское время)　Источник: The Register

Проект открытого гипервизора Xen учредил Safety Committee (комитет по безопасности), среди членов-учредителей — AMD, EPAM, Renesas; цель — привести Xen в соответствие с формальными стандартами функциональной безопасности, такими как IEC-61508, для сценариев изоляции рабочих нагрузок в автомобилях, робототехнике и т. п. («разделение мозга робота»). Одновременно введён новый уровень членства Premier Plus, ориентированный на организации, стремящиеся к сертификации функциональной безопасности. Boeing недавно присоединилась к проекту Xen, и, по сведениям The Register, её интерес как раз связан с работами по безопасности. Связь с RISC-V: обновление Xen, выпущенное в начале месяца, «продвинуло работу над полнофункциональным релизом для процессоров RISC-V» — Xen on RISC-V ещё на шаг ближе к полной готовности. Функциональная безопасность слоя виртуализации (изоляция, разделение, сертификация) напрямую связана с внедрением RISC-V в автомобилях и робототехнике и заслуживает отслеживания.

3. Динамика отечественных команд и углублённый анализ

3.1 T-Head XUANTIE-RV: C950 + Qwen Day 0 официально анонсированы, zero_stage_boot включает поддержку C920V5

Дата: 2026-08-18 / 19　Источник: XUANTIE-RV GitHub / zero_stage_boot

Экосистема C950: помимо поддержки Qwen-3.8 27B Day 0 из раздела 2.1, в открытых репозиториях XUANTIE-RV уже есть задел, связанный с C950, — zero_stage_boot ещё в мае включил feature: Update for C950 (#66) (поддержка C950 на нулевом уровне загрузки), а на этой неделе был включён [TMP]feat: Add support for C920V5 (поддержка C920V5, авторская дата 08-12, включение 08-18 17:11 по пекинскому времени) + ссылки на связанные ресурсы в README. Полноцепочечный ритм T-Head «выпуск чипа — код загрузки — стек инференса моделей» становится ясным: программно-аппаратная экосистема C950 движется от «выпуска» к «запуску модели».
Активность организации: всего у XUANTIE-RV 72 публичных репозитория, в окне мониторинга пуши были только в zero_stage_boot (opensbi по-прежнему остановлен на 08-15); однако в сочетании с официальными анонсами на новостной стороне фактический фокус T-Head на этой неделе был на адаптации моделей и ритме выпуска C950, а на стороне публичных репозиториев преобладали итерации кода загрузки.
Дополнительный контекст: момент выпуска C950 (2026-03) согласуется с маршрутом «T-Head открывает исходники opensbi/zero_stage_boot» — прошивка загрузки открывается первой, стек моделей продвигается в ритме продукта, что является аппаратным фундаментом нарратива Alibaba о «вертикальной интеграции в стиле NVIDIA».

3.2 SpacemiT spacemit-com: библиотека моделей компьютерного зрения пополнилась детектором DEIMv2, исправления RL-рантайма включены в основную ветку

Дата: 2026-08-18 (20:16 / 13:49 пекинское время)　Источник: model-zoo-vision / model_zoo_rl

model-zoo-vision: влит коммит feat(deimv2): add DEIMv2 COCO object detector (#74) (18.08, 20:16 по пекинскому времени) — добавлен детектор объектов DEIMv2 COCO (DEIM — эффективная архитектура детектирования в реальном времени класса DETR, направление низколатентного обнаружения объектов); в тот же день влит refactor(vision): return error for unsupported intent (#75). Продолжение ритма расширения библиотеки визуальных моделей K1/K3 (ранее уже были YOLOP/YOLOPv2 для дорожных сцен).
model_zoo_rl (среда обучения с подкреплением для гуманоидных роботов K3): влит fix(rl): use imported Eigen CMake target (#8) (18.08, 13:49 по пекинскому времени) — исправление ветки fix/eigen-cmake-target из вчерашнего отчёта официально влито в основную ветку, стек вывода RL (включая вывод целого изображения на NPU SPERT, robot-test CI, per-policy kp/kd) переходит в стадию «влито в основную ветку».
Прочее: два обновления submodule в ai-sdk (vision, rl), пуш уровня ветки в mpp (мультимедийный фреймворк).

3.3 Sophgo (Suan Neng): sophon-tools продолжает массовые вливания agent-коммитов (блокировка OTA-прошивки, китайская сегментация для RAG, терминал SophUI)

Дата: 18.08.2026　Источник: sophgo/sophon-tools GitHub

В sophon-tools за окно мониторинга массово влито через AI agent-ветки 10+ коммитов (продолжение вчерашнего паттерна): fix(bmssm): OTA 刷机/回滚窗口全程持 hazard 互斥锁，刷机中 reboot/shutdown 返回 409 (MYS-451) (блокировка безопасности прошивки), fix(se-rag-core): 中文 2-gram 分词 + doctor 指纹比对 provider/model (MYS-393), fix(se-rag-core): chunker 行号偏移与 ChunkID 冲突修复 (MYS-392), fix(psophliteos): 审计 Bearer 前缀 + 移除硬编码 admin 口令 (MYS-382), fix(SophUI): 内嵌终端退出后窗口常驻自动重登 и другие. Преобразование инструментальной цепочки разработчиков Sophgo в сторону AI agent (внутренняя инфраструктура), оценка влияния на бизнес отсутствует.

3.4 Espressif / Nuclei / Eswin: рутина или тишина

Espressif: пуши в 39 репозиториев, все — плановая синхронизация — синхронизация с upstream llvm-project (19.08, 08:13 по пекинскому времени), плановые обновления esp-idf/arduino-esp32/openthread/esp-nimble/esp-mqtt и других, динамики уровня новых функций нет.
Nuclei (Nuclei-Software): новых push за окно нет (последний 11.08).
Eswin (eswincomputing): новых push нет (последний 14.07), на стороне публичных репозиториев продолжается тишина.

3.5 Снимок активности организаций китайских команд (GitHub API, за окно мониторинга)

| Организация | Активность | |—|—| | XUANTIE-RV | В zero_stage_boot влита поддержка C920V5 (автор 12.08); в новостях официально объявлен нативный запуск Qwen-3.8 27B на C950 | | OpenXiangShan | В основную ветку массово влито 13 коммитов (рефакторинг Pc/TLB/оптимизация BTB); в XSAI влито исправление утверждений AMU | | spacemit-com | В model-zoo-vision добавлен DEIMv2 (#74); в model_zoo_rl влито исправление Eigen (#8); пуш в ai-sdk/mpp | | sophgo | В sophon-tools массово влито через agent 10+ коммитов (MYS-451 блокировка прошивки и другие); пуш веток tpu-mlir/sophon-demo | | espressif | Плановая синхронизация 39 репозиториев (llvm-project/esp-idf/arduino и другие), новых функций нет | | Nuclei-Software / eswincomputing | Тишина |

4. Специальный раздел по ключевым направлениям: воплощённый интеллект и робототехника

4.1 Безопасная виртуализация выходит на сцену: комитет по безопасности Xen нацелен на «изоляцию рабочих нагрузок роботов»

Проект Xen учредил комитет по безопасности (члены-основатели AMD/EPAM/Renesas) и продвигает соответствие IEC-61508, явно указав «роботов» как целевой сценарий изоляции рабочих нагрузок — «разделённый мозг робота» означает, что изолированное выполнение смешанных критически важных нагрузок, таких как управление в реальном времени, навигация и восприятие, на одном и том же оборудовании становится сертифицируемым путём. Значение для воплощённого интеллекта на RISC-V: поддержка RISC-V в Xen продвигается к «полнофункциональному релизу»; если уровень виртуализации с сертификацией безопасности для автомобильной/робототехнической области будет реализован на RISC-V, это дополнит третий тип изоляции помимо двухъядерной гетерогенности «ядро реального времени + прикладное ядро» (маршрут форума Dishui Lake) — разделение на уровне виртуальных машин. Комбинация Renesas (ведущий поставщик автомобильных MCU) + AMD также намекает на мультиархитектурное позиционирование этого комитета.

4.2 C950 запускает модель 27B: потенциал воплощённого интеллекта для инференса больших моделей на периферии RISC-V

C950 (64 ядра RVV, 3.2 ГГц, 30 tok/s) подтвердил применимость маршрута RISC-V «многоядерность + векторы» для инференса моделей уровня 27B. Для воплощённого интеллекта инференс больших моделей на устройстве/периферии — ключевое звено «подъёма мозга наверх»: если модель VLA (зрение-язык-действие) сможет достичь приемлемой пропускной способности на платформе RISC-V, это снизит зависимость всего устройства от GPU. Хотя C950 в настоящее время позиционируется как периферийный сервер, а не встраиваемое решение (по энергопотреблению/размеру всё ещё далеко от развёртывания непосредственно в корпусе робота), это знаковый шаг «RISC-V запускает большие модели» от демонстрации к продукту, предоставляющий базовые данные (30 tok/s / 1.9 с TTFT можно использовать как систему отсчёта для аналогичных решений) для последующего спуска чипов среднего размера.

4.3 Обновление стека «восприятие-решение-управление движением» у Jindie

model-zoo-vision добавил детектор DEIMv2 COCO (направление обнаружения в реальном времени), исправление сборки Eigen в model_zoo_rl вошло в основную ветку — среда выполнения K3 humanoid RL и библиотека визуальных моделей Jindie Space продолжают продвигаться по двум линиям на этой неделе, что согласуется с их трёхуровневой компоновкой «восприятие (vision) - решение (RL) - управление движением (SPERT NPU)». Темп — уровень «поддержка + инкремент», крупных новых релизов нет.

5. Итоги и наблюдения за трендами

Единственная крупная новость на новостной стороне: Pingtouge C950 нативно запускает Qwen-3.8 27B (64 ядра RVV, 30 tok/s, TTFT 1.9 с, поддержка Day 0) — один из наиболее практичных прогрессов RISC-V в направлении инференса больших моделей, нарратив вертикальной интеграции «чип-модель» реализован; в тот же день zero_stage_boot включает поддержку C920V5 — фокус Pingtouge на этой неделе ясен.
Плотные правки спецификации HAC на четвёртый день (30+ коммитов) входят в фазу заморозки именования: предложение о переименовании Zl→Zkl, правила WARL, интеграция Smacestatus — ещё на шаг ближе к официальному ревью, официальная линия безопасности/криптографии RISC-V продолжает усиливаться.
Пересечение безопасности и виртуализации набирает обороты: создание комитета по безопасности Xen (AMD/EPAM/Renesas, IEC-61508, разделение для роботов) + разъяснение указателей-масок в riscv-isa-manual + обновление riscv-security-model — «сертификация функциональной безопасности» становится следующим фокусом конкуренции в экосистеме RISC-V (автомобили/роботы/виртуализация).
Основная ветка Xiangshan второй день подряд массово принимает изменения (13 коммитов: рефакторинг классов Pc, исправления TLB, замена политики тренировочных касаний BTB), темп разработки остаётся активным; семантические исправления unified-db появляются третий день подряд, интенсивность поддержки «инфраструктуры спецификаций» не снижается.
Заметная дифференциация отечественных команд: Pingtouge (официальное объявление экосистемы C950 + стартовый код), Jindie (включение исправлений DEIMv2/RL), Sophon (итерация агентного инструментария) — продвижение по трём линиям; Espressif — рутинно, Nuclei/Eswin — тишина.

Оговорка об ограничениях: детали официального объявления C950 (характеристики чипа, техпроцесс, показатели) приведены по пересказу Wccftech, оригинал — цитата твита на платформе X, напрямую не подтверждено официальной страницей Alibaba (оригинал wccftech доступен); параметры самой модели Qwen-3.8 («сопоставима с Opus 4.5», «запускается на одном MacBook») — медийная формулировка; график «полного релиза» RISC-V в Xen не объявлен; содержимое включения sophon-tools — итерация внутреннего инструментария, оценка влияния на бизнес не проводилась.

Приложение: полный список источников

Номер	Событие	Ссылка на источник
1	XuanTie C950 нативно запускает Qwen-3.8 27B (Wccftech)	Ссылка
2	Проект Xen создал комитет по безопасности (The Register)	Ссылка
3	Четвёртый день интенсивных правок спецификации HAC (30+ коммитов)	Ссылка
4	Массовое слияние 13 коммитов в основную ветку XiangShan	Ссылка
5	Исправление утверждения AMU в XSAI	Ссылка
6	Два семантических исправления в riscv-unified-db (#2489/#2491)	Ссылка
7	Уточнение маски указателя в riscv-isa-manual (#3318)	Ссылка
8	Поддержка C920V5 в zero_stage_boot от Pingtouge	Ссылка
9	DEIMv2 в model-zoo-vision от SpacemiT (#74)	Ссылка
10	Слияние исправления Eigen в model_zoo_rl от SpacemiT (#8)	Ссылка
11	Массовое слияние agent в sophon-tools от Sophgo	Ссылка
12	RISC-V Extension Landscape (HN)	Ссылка

Таблица проверки источников (приложение к ежедневному отчёту за день со слабой новостной повесткой)

| Источник | Результат проверки | |—|—| | Google News “RISC-V when:2d” (чистый запрос для проверки прокси) | Действителен (9 записей): XuanTie C950 (включено), комитет по безопасности Xen (включено); VIHAAN/ESP32-P4X-EYE/индийский C2S — продолжение уже освещённых 08-17/18 материалов; Phoronix PowerPC Rust, GPU Rust, VirtualBox FRED (особенности x86) отсеяны как шум; обзоры китайского open source без деталей RISC-V отсеяны | | Англоязычные запросы по вендорам (SiFive / Milk-V / SpacemiT / SOPHGO / StarFive / Andes when:3-7d) | SiFive/Milk-V/SpacemiT/SOPHGO — пустые совпадения; StarFive — только старая новость от 08-13 о BMC; Andes — совпадения с чилийскими AES Andes (энергохранилище/университеты) и прочим шумом; RISC-V Summit упомянут только в ежемесячном отчёте Linux Foundation | | Запросы по китайским командам (T-Head / XiangShan / ESWIN / Nuclei / Espressif when:7d) | T-Head — старая новость о Spectre (освещена 08-12) + C950 (включено); XiangShan — гиды Michelin и выкуп акций как шум; ESWIN/Nuclei — пустые совпадения; Espressif — продолжение старой новости об ESP32-P4X-EYE + проект DIY на Hackster | | gnews “XuanTie C950” when:7d | Точное совпадение 1 запись (Wccftech, включено) + 1 не относящийся к теме шум об AI | | Прямой сбор RSS (linuxgizmos / riscv.org / CNX / Phoronix) | В окне мониторинга нет новых материалов по RISC-V: у Phoronix только шум PowerPC Rust / GPU Rust, у CNX — ничего | | HN Algolia “riscv” (24h) | 1 запись: RISC-V Extension Landscape (включено) | | GitHub topic:risc-v pushed | Шум: форк ОС grain и др. с 2 звёздами; шум в личных профилях | | Активность отечественных org (GitHub API) | XUANTIE-RV/OpenXiangShan/spacemit-com/sophgo активны (подробности в основном тексте); espressif — плановые действия; Nuclei/eswincomputing — без активности |