RISC-V 데일리 리포트 (2026-08-19)

모니터링 기간: 지난 24시간 (2026-08-18 08:20 ~ 2026-08-19 08:20 베이징 시간) 출처: HN (Algolia API), Google News RSS 집계 (영어+중국어, 프록시 경유), CNX/LinuxGizmos/Phoronix/riscv.org RSS, GitHub API (riscv 공식 조직/샹산/핑터우거/진뎨스콩/쑤넝/러신/신라이/이쓰웨이), Wccftech/The Register 원사이트 직접 크롤링 (상세는 부록 참조)

1. 오픈소스 커뮤니티 및 커널/릴리스 동향

1.1 HAC 고보증 암호 규격 넷째 날 집중 개정: Zl→Zkl 개명 제안, WARL 규칙, Smacestatus 통합 (30+ 건)

날짜: 2026-08-18 (12:05 ~ 22:26 베이징 시간)　출처: riscv/riscv-high-assurance-cryptography GitHub

고보증 암호학(HAC, FIPS 140-3 등급 구현을 위한 암호 확장 규격) 저장소는 모니터링 기간 내 30+ 건의 커밋을 병합하며, 지난 사흘간의 리뷰 수렴 기조를 이어가 동시에 “명명과 구조 마무리” 단계에 진입했다:

명명 확정: Changed Zl extension prefix to Zkl (Zl 접두사를 Zkl로 개명), Added proposal for ratified names (승인명 제안), Fixed Zlkn dependencies, 새 이름 테이블 재정렬——확장 명명이 작업명에서 승인명으로 이행;
의미 확정: Defined WARL rules for aceiobuflen, aceiobuftop and acestart (세 가지 핵심 CSR의 WARL 규칙), Clarify invalid aceiobuftop exception behavior (잘못된 aceiobuftop 예외 동작), Integrate mcrstatus CSR into Smacestatus extension (mcrstatus를 Smacestatus 확장에 통합), Clarify vector I/O replacement rules, Default CSR values out of reset (리셋 기본값);
문서 구조 재편: pseudocode 예제를 Book 4로 이동, 유한체 연산 정의 위치 이동, ace-introduction 연속 다건 개정.

나흘 연속 총 80+ 건의 개정은 HAC가 “기능 정의”에서 “명명 동결 + 의미 마무리” 단계로 나아가고 있음을 보여주며, 공식 리뷰/승인에 한 걸음 더 가까워졌다. 이번 주 RISC-V 공식 보안/암호 주류 흐름 (Spectre 논문, SPMP, riscv-security-model)과 완전히 같은 방향이다.

1.2 샹산 메인 브랜치 13건 일괄 병합: Pc 클래스 리팩터링, TLB/FTQ 수정, BTB 교체 정책 최적화

날짜: 2026-08-18 10:41 (베이징 시간, 일괄 병합)　출처: OpenXiangShan/XiangShan GitHub

샹산 메인 브랜치는 08-18 02:41 UTC (10:41 베이징 시간)에 13건의 커밋을 일괄 병합했으며, 대부분은 작성자 날짜 07-22 ~ 08-13의 기존 병합 건이고 한 건은 당일 신규 커밋이다:

당일 신규 커밋: perf(btb): update btb replacer using training touch strategy instead of prediction touch strategy——BTB 교체기가 “예측 터치” 전략 대신 “트레이닝 터치” 전략을 사용하도록 변경, 분기 목표 버퍼의 교체 알고리즘 수준 최적화;
리팩터링 주류: refactor(pc): add Pc class to replace PrunedAddr(VAddrBits) + docs(Pc): add scaladoc + feat(PrunedAddr): add a strict mode——프런트엔드 PC 표현을 PrunedAddr에서 새로운 Pc 클래스로 마이그레이션하는 리팩터링 배치;
TLB/CSR 정확성 수정 배치 (작성자 07-22 ~ 07-27): ITLB/DTLB 오버플로 비트 구분 (bit[49]/bit[50]), gpaddr 절단 폭, 비정규 비트 트랩 주소 보존, 명령어 TLB 사전 검사 (pf/gpf/af), FTQ/Backend의 pcMem→CtrlBlock→CSR 비트폭 확장 등.

XSAI (AI 가속기)도 동시에 fix(rob): assert AMU request lane ordering을 병합했다 (작성자 08-12). 샹산 메인 브랜치는 이틀 연속 일괄 병합으로 개발 리듬이 활발하게 유지되고 있다.

1.3 riscv-unified-db 명령어 시맨틱 수정 2건: vector CSR 비트 폭, 압축 FP 메모리 접근 레지스터 파일

날짜: 2026-08-18 16:25 ~ 16:44 (베이징 시간)　출처: riscv/riscv-unified-db GitHub

RISC-V 공식 통합 명령어 데이터베이스(unified-db) 모니터링 기간 내 시맨틱 수준 수정 2건이 병합되었다:

fix(csr): seven vector CSRs take XLEN, not MXLEN (#2489)——7개의 vector CSR(vstart/vxsat/vxrm/vcsr/vlenb/vtype 등)이 MXLEN이 아닌 XLEN을 사용해야 함;
fix(isa): compressed FP load/stores must use the float register file (#2491)——압축 부동소수점 메모리 접근 명령어는 반드시 부동소수점 레지스터 파일을 사용해야 함.

UDB는 arch-test, Sail 등 툴체인의 기계 판독 가능 명령어 시맨틱 단일 소스로서, 이러한 저수준 수정은 테스트와 시뮬레이션 정확성에 직접 영향을 미치므로 “규격 인프라”급 유지보수에 해당한다(연속 3일째 해당 유형 동향 수록).

1.4 riscv-isa-manual: MXR이 M 모드 포인터 마스킹에 영향을 주지 않음을 명확화

날짜: 2026-08-18 21:18 (베이징 시간)　출처: riscv/riscv-isa-manual GitHub

공식 ISA 매뉴얼에 Clarify that MXR doesn't affect M-mode pointer masking (#3318)이 병합되었다: MXR(읽기 실행 허용) 비트가 M 모드 포인터 마스킹(Smmpm)의 주소 변환에 작용하지 않는다는 것으로, 포인터 마스킹 확장과 특권 모드의 상호작용 시맨틱 명확화에 해당한다; 별도로 Update marchid contact for Coreblocks (#3190) 정례 유지보수도 있었다. 포인터 마스킹(pointer masking)은 1.4의 SPMP와 함께 이번 주 주소 보안 메인라인에 속한다.

1.5 오픈소스 프로젝트 관찰

HN: RISC-V Extension Landscape (08-18 09:11 베이징 시간 게시, 2점): rpsene(Renan Sena)가 인터랙티브 RISC-V 확장 전경도(페이지)를 공개하여, RISC-V 확장 패밀리를 시각화 방식으로 집약해 개발자의 생태계 탐색을 지원한다. HN 링크
meta-riscv / riscv-glossary / learn 등: 정례 유지보수(의존성 업그레이드, 링크 검사), 실질적 신규 내용 없음.

2. 제품 및 생태계 동향

2.1 헤드라인: T-Head, XuanTie C950에서 Qwen-3.8 27B 네이티브 구동 공식 발표——RISC-V 대규모 모델 추론의 “Day 0” 순간

날짜: 2026-08-18 (Wccftech 보도 08-19 00:10 베이징 시간)　출처: Wccftech

알리바바 T-Head(T-Head Xuantie RISC-V 팀)가 플래그십 RISC-V 칩 XuanTie C950이 최신 오픈소스 모델 Qwen-3.8 27B에 대해 Day 0(출시 즉시 지원) 네이티브 추론 지원을 제공한다고 공식 발표했다. 구체적 지표: 64코어 C950(RVV 벡터 확장 탑재) 디코딩 속도 30 tokens/s, 첫 토큰 지연(TTFT) 단 1.9초. 요점:

칩 배경: C950은 2026년 3월 출시되었으며, “엣지 AI를 위한 서버급 RISC-V 프로세서”로 포지셔닝된다——단일 칩에 64개 연산 코어, 최대 3.20 GHz 주파수, GPU에 의존하지 않고 AI 워크로드를 실행한다; 표준 L1, 유연하게 구성 가능한 L2, 선택적 공유 L3를 갖추고 하드웨어급 지능형 데이터 프리페치를 지원한다. TSMC 5nm 제조(Wccftech 보도 기준).
모델 배경: Qwen-3.8 27B는 270억 파라미터 오픈 가중치 모델로, 공식적으로 코딩 능력이 Opus 4.5에 필적한다고 밝히며, 단일 MacBook(32GB 메모리)에서 실행 가능하다——”중간 크기 고가성비” 추론 모델에 속한다.
전략적 의미: 이는 알리바바의 “엔비디아식 수직 통합” 전략의 또 다른 수이다——자체 개발 칩이 자체 개발 모델에 대해 Day 0 최적화를 제공하여 “모델-칩-클라우드” 폐루프를 형성한다; C950은 데이터센터 AI 가속기와 조합하여 추론 부하를 분담할 수 있다.

2026년 RISC-V 진영이 ‘엣지/온디바이스 대규모 모델 추론’ 방향에서 가장 상징적인 진전 중 하나다. 그간 RISC-V 대규모 모델 데모는 대부분 소형 모델이나 양자화 증류에 머물렀지만, C950은 64코어 RVV에서 27B급 모델을 가동 가능한 처리량으로 구동하며 추론 시나리오에서 RISC-V 멀티코어+벡터 확장 노선의 실현 가능성을 검증했다(상세 내용은 3.1 핑터우거 심층 분석 참조).

2.2 Xen 프로젝트, 안전 위원회 설립(AMD/EPAM/Renesas 창립 멤버), RISC-V 완전 릴리스 추진

날짜: 2026-08-18 10:59(베이징 시간)　출처: The Register

오픈소스 Hypervisor인 Xen 프로젝트가 Safety Committee(안전 위원회) 를 설립했으며, 창립 기여 멤버는 AMD, EPAM, Renesas다. 목표는 Xen이 IEC-61508 등 기능 안전 공식 표준을 충족하도록 추진하는 것이다. 자동차, 로봇 등 워크로드 격리 시나리오(“로봇 두뇌 파티셔닝”)를 겨냥한다. 동시에 기능 안전 인증을 추구하는 조직을 위한 새로운 Premier Plus 멤버십 등급도 신설했다. Boeing이 최근 Xen 프로젝트에 합류했으며, The Register가 파악한 바로는 그 관심 지점이 바로 안전 작업에 있다. RISC-V와의 연관성: Xen이 이달 초 발표한 업데이트는 “RISC-V 프로세서를 위한 완전 기능 릴리스 작업을 진전시켰다”——Xen on RISC-V가 완전한 사용 가능성에 한 걸음 더 가까워졌다. 가상화 계층의 기능 안전(격리, 파티셔닝, 인증)은 RISC-V의 자동차/로봇 분야 안착과 직접적으로 관련되므로 추적할 가치가 있다.

3. 국내 팀 동향과 심층 분석

3.1 핑터우거 XUANTIE-RV: C950 + Qwen Day 0 공식 발표, zero_stage_boot C920V5 지원 병합

날짜: 2026-08-18 / 19　출처: XUANTIE-RV GitHub / zero_stage_boot

C950 생태계: 2.1의 Qwen-3.8 27B Day 0 지원 외에도, XUANTIE-RV 오픈소스 저장소에는 이미 C950 관련 기반 작업이 있었다——zero_stage_boot는 5월에 이미 feature: Update for C950 (#66)(제로 레벨 부팅의 C950 지원)을 병합했고, 이번 주에는 다시 [TMP]feat: Add support for C920V5(C920V5 지원, 작성자 날짜 08-12, 08-18 17:11 베이징 시간 병합) + README 관련 리소스 링크를 병합했다. 핑터우거의 “칩 출시-부팅 코드-모델 추론 스택” 전 체인 리듬이 명확하다. C950 소프트웨어·하드웨어 생태계는 “출시”에서 “모델 구동 성공”으로 나아가고 있다.
조직 활성도: XUANTIE-RV는 총 72개의 공개 저장소를 보유하고 있으며, 모니터링 기간 내에는 zero_stage_boot만 푸시가 있었다(opensbi는 여전히 08-15에 정체). 그러나 뉴스 측 공식 발표를 종합하면, 핑터우거의 이번 주 실제 중점은 C950의 모델 적응과 릴리스 리듬에 있으며, 공개 저장소 측은 부팅 코드 반복이 주를 이룬다.
배경 보충: C950의 출시 시점(2026-03)은 “핑터우거의 opensbi/zero_stage_boot 오픈소스화” 노선과 일치한다——부팅 펌웨어를 선행 오픈소스화하고, 모델 스택은 제품 리듬에 맞춰 추진하는 것이 알리바바의 “엔비디아식 수직 통합” 서사의 하드웨어 토대다.

3.2 진디에스공젠 spacemit-com: 비전 모델 라이브러리에 DEIMv2 검출기 추가, RL 런타임 수정 메인 브랜치에 병합

날짜: 2026-08-18(20:16 / 13:49 베이징 시간)　출처: model-zoo-vision / model_zoo_rl

model-zoo-vision에 feat(deimv2): add DEIMv2 COCO object detector (#74) 병합 (08-18 20:16 베이징 시간) — DEIMv2 COCO 객체 탐지기 추가 (DEIM은 효율적인 DETR 계열 실시간 탐지 아키텍처로, 저지연 객체 탐지 방향); 같은 날 refactor(vision): return error for unsupported intent (#75) 병합. K1/K3 비전 모델 저장소 확장 흐름 지속 (이전에 YOLOP/YOLOPv2 도로 장면 포함).
model_zoo_rl (K3 휴머노이드 로봇 강화학습 런타임)에 fix(rl): use imported Eigen CMake target (#8) 병합 (08-18 13:49 베이징 시간) — 어제 리포트의 fix/eigen-cmake-target 브랜치 수정이 정식으로 메인 브랜치에 병합되어, RL 추론 스택 (SPERT NPU 전체 이미지 추론, robot-test CI, per-policy kp/kd 포함)이 “메인 브랜치 병합” 단계에 진입.
기타: ai-sdk의 submodule 두 차례 업데이트 (vision, rl), mpp (멀티미디어 프레임워크) 브랜치 레벨 푸시.

3.3 Sophgo: sophon-tools에서 agent 일괄 병합 지속 (OTA 플래싱 락, 중국어 분절 RAG, SophUI 터미널)

날짜: 2026-08-18　출처: sophgo/sophon-tools GitHub

sophon-tools는 모니터링 기간 내 AI agent 브랜치를 통해 10여 건 일괄 병합 (어제 패턴 지속): fix(bmssm): OTA 플래싱/롤백 윈도 전 구간에서 hazard 뮤텍스 유지, 플래싱 중 reboot/shutdown은 복귀 (플래싱 안전 락), fix(se-rag-core): 중국어 2-gram 토크나이즈 + doctor의 provider/model 지문 대조 , fix(se-rag-core): chunker 행 번호 오프셋 및 ChunkID 충돌 수정 (MYS-392), fix(psophliteos): Bearer 접두사 감사 + 하드코딩된 admin 비밀번호 제거 (MYS-382), fix(SophUI): 내장 터미널 종료 후 창 상주 및 자동 재로그인 등. Sophgo 개발자 도구 체인의 AI agent화 개편 (내부 인프라)으로, 비즈니스 영향 평가는 없음.

3.4 Espressif / Nuclei / ESWIN: 일상 또는 침묵

Espressif: 39개 저장소에 푸시가 있었으나 모두 일상 동기화 — llvm-project 업스트림 동기화 (08-19 08:13 베이징 시간), esp-idf/arduino-esp32/openthread/esp-nimble/esp-mqtt 등 일상 업데이트, 신규 기능급 동향 없음.
Nuclei Nuclei-Software: 모니터링 기간 내 신규 push 없음 (최근 08-11).
ESWIN eswincomputing: 신규 push 없음 (최근 07-14), 공개 저장소 측 지속 침묵.

3.5 국내 팀 조직 활약도 스냅샷 (GitHub API, 모니터링 기간 내)

4. 중점 방향 특별 장: 임바디드 인텔리전스와 로봇

4.1 보안 가상화 진입: Xen 보안 위원회, “로봇 워크로드 격리”를 겨냥

Xen 프로젝트는 보안 위원회(AMD/EPAM/Renesas 창립 멤버)를 설립하고 IEC-61508 컴플라이언스를 추진하며, “로봇”을 워크로드 격리의 목표 시나리오로 명확히 지정했다 — “파티션 로봇 브레인”은 실시간 제어, 내비게이션, 인지 등 혼합 중요도 워크로드가 동일 하드웨어에서 격리 실행되는 것이 인증 가능한 경로임을 의미한다. RISC-V 임베디드 AI에 주는 의미: Xen의 RISC-V 지원은 “완전 기능 릴리스”를 추진 중이며, 자동차/로봇 분야의 기능 안전 인증 가상화 계층이 RISC-V에서 구현되면 “실시간 코어+애플리케이션 코어” 듀얼 코어 이기종(디수이후 포럼 노선) 외에 세 번째 격리 형태 — 가상 머신 수준 파티셔닝 — 을 완성하게 된다. Renesas(차량용 MCU 주력) + AMD의 조합은 해당 위원회의 다중 아키텍처 포지셔닝을 시사하기도 한다.

4.2 C950으로 27B 모델 구동: RISC-V 엣지 대형 모델 추론의 임베디드 AI 잠재력

C950(64코어 RVV, 3.2 GHz, 30 tok/s)은 RISC-V 멀티코어+벡터 노선이 27B급 모델 추론에서 사용 가능함을 검증했다. 임베디드 AI 관점에서 온디바이스/엣지 대형 모델 추론은 “브레인 상향 이동”의 핵심 단계다 — VLA(시각-언어-행동) 모델이 RISC-V 플랫폼에서 사용 가능한 처리량에 도달하면 완제품의 GPU 의존도를 낮출 수 있다. C950이 현재 엣지 서버를 겨냥하고 임베디드가 아니라는 점(전력/부피가 로봇 본체 배포와는 아직 거리가 있음)에도 불구하고, 이는 “RISC-V로 대형 모델 구동”이 데모에서 제품으로 나아가는 상징적 한 걸음이며, 향후 중형 칩으로의 하향 이전을 위한 기준 데이터(30 tok/s / 1.9s TTFT를 동급 솔루션의 참조 지표로 활용 가능)를 제공한다.

4.3 Jindie “인지-결정-운동 제어” 스택 업데이트

model-zoo-vision에 DEIMv2 COCO 검출기 추가(실시간 검출 방향), model_zoo_rl의 Eigen 빌드 수정이 메인 브랜치에 병합 — Jindie Space의 K3 humanoid RL 런타임과 비전 모델 라이브러리가 이번 주 지속적으로 양축 추진 중이며, 이는 “인지(vision)-결정(RL)-운동 제어(SPERT NPU)” 3계층 구도와 일치한다. 리듬은 “유지보수+증분” 단계이며, 대형 신규 릴리스는 없다.

5. 요약 및 트렌드 관찰

뉴스 측면의 유일한 대형 이슈: Pingtouge C950이 Qwen-3.8 27B를 네이티브 구동(64코어 RVV, 30 tok/s, TTFT 1.9s, Day 0 지원) — RISC-V의 대형 모델 추론 방향에서 가장 실질적인 진전 중 하나이며, “칩-모델” 수직 통합 서사가 구체화됨; 같은 날 zero_stage_boot가 C920V5 지원으로 병합되며 Pingtouge의 이번 주 중점이 명확해졌다.
HAC 규격 4일차 집중 개정(30건 이상)이 네이밍 동결 단계에 진입: Zl→Zkl 개명 제안, WARL 규칙, Smacestatus 통합 — 공식 리뷰에 한 걸음 더 가까워졌으며, RISC-V 공식 보안/암호 메인라인이 지속 강화되고 있다.
보안과 가상화의 교차 부상: Xen 보안 위원회 설립(AMD/EPAM/Renesas, IEC-61508, 로봇 파티셔닝) + riscv-isa-manual 포인터 마스크 명확화 + riscv-security-model 업데이트 — “기능 안전 인증”이 RISC-V 생태계(자동차/로봇/가상화)의 차세대 경쟁 초점이 되고 있다.
Xiangshan 메인 브랜치 2일 연속 대량 병합(13건: Pc 클래스 리팩터링, TLB 수정, BTB 훈련 터치 교체 전략), 개발 리듬은 활발하게 유지; unified-db 시맨틱 수정이 3일 연속 등장하며 “규격 인프라” 유지보수 강도가 줄지 않고 있다.
국내 팀 분화가 뚜렷: Pingtouge(C950 생태계 공식 발표+부트 코드), Jindie(DEIMv2/RL 수정 병합), Sophon(에이전트화 툴체인 반복) 3축 추진; Espressif는 정례적, Nuclei/ESWIN은 침묵.

한계 설명: C950 공식 발표 세부사항(칩 규격, 공정, 지표)은 Wccftech 전달을 기준으로 하며, 원문은 X 플랫폼 트윗 인용으로 Alibaba 공식 페이지에서 직접 확인되지 않음(wccftech 원문 접근 가능); Qwen-3.8 모델 본체 파라미터(“Opus 4.5 대응”“단일 MacBook 구동 가능”)는 미디어 표현; Xen의 RISC-V “완전 릴리스” 일정은 미공개; sophon-tools 병합 내용은 내부 툴체인 반복으로 비즈니스 영향 평가는 미실시.

부록: 전체 출처 목록

번호	이벤트	출처 링크
1	XuanTie C950, Qwen-3.8 27B 네이티브 실행 (Wccftech)	링크
2	Xen 프로젝트, 안전 위원회 설립 (The Register)	링크
3	HAC 규격 4일차 집중 개정 (30+ 건)	링크
4	XiangShan 메인 브랜치 13건 일괄 병합	링크
5	XSAI AMU 어서션 수정	링크
6	riscv-unified-db 2건 시맨틱 수정 (#2489/#2491)	링크
7	riscv-isa-manual 포인터 마스크 명확화 (#3318)	링크
8	T-Head zero_stage_boot C920V5 지원	링크
9	SpacemiT model-zoo-vision DEIMv2 (#74)	링크
10	SpacemiT model_zoo_rl Eigen 수정 병합 (#8)	링크
11	Sophgo sophon-tools agent 일괄 병합	링크
12	RISC-V Extension Landscape (HN)	링크

출처 검증표 (뉴스 측 약세일 부록)

| 출처 | 검증 결과 | |—|—| | Google News “RISC-V when:2d” (원시 쿼리 프록시 검증) | 유효 (9건): XuanTie C950 (수집), Xen 보안 위원회 (수집); VIHAAN/ESP32-P4X-EYE/인도 C2S는 08-17/18 기보도 항목 후속 보도; Phoronix PowerPC Rust, GPU Rust, VirtualBox FRED (x86 기능)은 노이즈로 제외; 중국 오픈소스 총람류는 RISC-V 세부 내용 없어 제외 | | 벤더 영문 쿼리 (SiFive / Milk-V / SpacemiT / SOPHGO / StarFive / Andes when:3-7d) | SiFive/Milk-V/SpacemiT/SOPHGO 공백; StarFive는 08-13 BMC 구뉴스만; Andes는 칠레 AES Andes 에너지 저장/대학 등 노이즈 적중; RISC-V Summit은 Linux Foundation 월간 보고서 언급만 | | 중국어 팀 키워드 (핑터우거/샹산/이스웨이/신라이/러신 when:7d) | 핑터우거는 Spectre 구뉴스 (08-12 기보도) + C950 (수집) 적중; 샹산은 미쉐린 가이드/자사주 매입 노이즈 적중; 이스웨이/신라이 공백; 러신은 ESP32-P4X-EYE 구뉴스 후속 보도 + Hackster DIY 프로젝트 | | gnews “XuanTie C950” when:7d | 정확 적중 1건 (Wccftech, 수집) + 무관 AI 노이즈 1건 | | RSS 직접 수집 (linuxgizmos / riscv.org / CNX / Phoronix) | 모니터링 기간 내 RISC-V 전용 신규 없음: Phoronix는 PowerPC Rust / GPU Rust 노이즈만, CNX 공백 | | HN Algolia “riscv” (24h) | 1건: RISC-V Extension Landscape (수집) | | GitHub topic:risc-v pushed | grain OS fork 등 2스타 노이즈; 개인 profile 노이즈 | | 국내 org 활성도 (GitHub API) | XUANTIE-RV/OpenXiangShan/spacemit-com/sophgo 활발 (상세는 본문 참조); espressif 일상적; Nuclei/eswincomputing 정적 |