Окно мониторинга: последние 24 часа (2026-08-12 08:50 ~ 2026-08-13 08:24 пекинское время) Источники: HN, агрегация Google News, CNX Software, Phoronix, The Register, EE Times China, Sina Finance, IT Home, GitHub API и др. (подробности в приложении)

---

1. Динамика сообщества открытого исходного кода, ядра и релизов

1.1 Статья USENIX: коммерческие неупорядоченные RISC-V чипы уязвимы ко всем вариантам Spectre, включая отечественные XuanTie C910/C920 (главная новость дня)

Дата: 2026-08-13 (сообщение 08-12 20:42 UTC)　Источник: The Register

Учёные из университетов Бельгии и Германии завершили работу над статьёй «Spectre on RISC-V Silicon: Attacks and Defenses on Commercial Out-of-Order Processors», которая была принята на 35-й симпозиум USENIX Security. Результаты исследования напрямую опровергают популярное ранее предположение о том, что «архитектура RISC-V слишком проста и не подвержена Spectre»: коммерческие RISC-V процессоры с неупорядоченным исполнением (SiFive P550, Pingtouge XuanTie C910/C920) уязвимы ко всем основным вариантам Spectre; в то же время ядра с последовательным исполнением (SiFive U74, XuanTie C906/C908) уязвимостей не демонстрируют. Исследователи реализовали на двух чипах четыре типа PoC-атак Spectre-PHT/BTB/RSB/STL с полнотой обнаружения 100% и точностью свыше 97%, а на XuanTie C910 со скоростью 338 B/s осуществили утечку произвольной памяти ядра Linux. Исследователи подчёркивают: программные меры защиты x86/ARM невозможно перенести напрямую (в RISC-V отсутствует интерфейс микроархитектурной саморефлексии, а фрагментация экосистемы затрудняет унификацию мер защиты), необходима системная работа на уровне архитектурных примитивов, прозрачности аппаратного обеспечения и инструментальной цепочки экосистемы. Соответствующие патчи уже включены в основной upstream Linux (3 патча), ещё 2 находятся на рассмотрении; SiFive уже устранила специфическую проблему P550. Для отечественных RISC-V серверов и облачных сценариев это прямое указание на необходимость базовой линии безопасности.

1.2 Обновления сопровождения официального симулятора и тестового набора RISC-V

Дата: 2026-08-12 (21:36/21:59 пекинское время)　Источник: riscv-isa-sim / riscv-tests / sail-riscv-tests

В течение окна мониторинга произошли плановые обновления репозиториев инфраструктуры программной экосистемы RISC-V: в официальный симулятор ISA Spike (riscv-isa-sim) внесены изменения по очистке системы сборки (проверка Boost перенесена на верхний уровень configure, исправлены предупреждения о повторном линковании и предупреждения о дизайнерах C99, PR #2365/#2363/#2362); в debug-тесты riscv-tests добавлено исправление совместимости «принятие идентификатора главного потока GDB» (#657); предкомпилированный тестовый набор sail-riscv-tests синхронно обновлён. Все это низкосигнальные коммиты сопровождения, относящиеся к обычному ритму инженерной работы над спецификациями, синхронизированные с публичным рассмотрением RVA23 и обновлением единой базы данных (riscv-unified-db).

2. Динамика продуктов и экосистемы

2.1 Tenstorrent представила патчи GCC для Ascalon XG: предположительно модель без криптографии, ориентированная на экспортные рынки

Дата: 2026-08-13 (08-12 16:14 EDT)　Источник: Phoronix

Инженер Tenstorrent отправил патчи в список рассылки GCC, впервые публично представив новую модель ядра Ascalon XG — это новый вариант высокопроизводительного неупорядоченного RISC-V ядра RVA23 Ascalon X, целью которого является включение в upstream поддержку открытого GCC. В патчах он явно обозначен как «the global version of Ascalon X»: единственное отличие от Ascalon X — удаление векторного криптографического расширения zvkng, всё остальное (rva23s64, zfbfmin, zfh, zvbc, zvfh, zvl256b, smaia, ssaia и т.д.) сохранено полностью, целевой идентификатор компилятора — tt-ascalon-xg. Удаление криптографического расширения и снижение позиционирования по пропускной способности в отрасли повсеместно трактуется как модель, соответствующая требованиям экспортного контроля для рынка Китая и других стран. Это очередной сигнал о раскладке в линейке Tenstorrent Ascalon на пути высокопроизводительных RISC-V CPU и косвенное подтверждение того, что экспортный контроль влияет на дифференциацию моделей высокопроизводительных RISC-V ядер.

2.2 Apollo выпускает официальный стартовый набор ESPHome за 40 долларов на базе чипа RISC-V ESP32-C6

Дата: 2026-08-12 (18:55 пекинское время)　Источник: CNX Software

Apollo Automation совместно с Open Home Foundation представила первый официальный стартовый набор ESPHome по цене 40 долларов. Основная плата — ESPHome C6 Board с модулем ESP32-C6-MINI-1 (MCU с ядром RISC-V от Espressif, поддержка 2.4GHz Wi-Fi 6, BLE, Thread/Zigbee), который через два 14-pin FPC-разъёма подключает четыре модуля: PIR-датчик присутствия MH-SR602, датчик температуры и влажности AHT20F, модуль уведомлений с RGB LED и зуммером, а также кнопочный модуль. Питание через USB-C, опционально — литиевая батарея. Набор рассчитан на нулевой порог входа: настройка выполняется через настольный визуальный редактор ESPHome Device Builder, писать YAML не требуется; возможна автономная работа или подключение к Home Assistant. ESP32-C6 (RISC-V) становится одним из фактических выборов официального стартового аппаратного обеспечения для умного дома — ещё один пример проникновения RISC-V MCU в потребительскую экосистему.

(Примечание: выпуск QEMU 11.1 с поддержкой big-endian RISC-V и эмуляция платы K230 уже вошли во вчерашний отчёт, сегодня не повторяются.)

3. Динамика и углублённый анализ отечественных команд

3.1 T-Head: совокупные поставки AI-чипов Zhenwu достигли 560 тысяч штук, Alibaba Cloud заявляет о постоянном росте мощностей

Дата: 2026-08-12 (19:30 пекинское время)　Источник: EE Times China

EE Times China сообщает, что по состоянию на апрель текущего года совокупные поставки AI-чипов T-Head Zhenwu достигли 560 тысяч штук. Генеральный директор глобальных центров обработки данных Alibaba Cloud Ван Чаоян на публичном мероприятии заявил: мощности T-Head постепенно растут, «в будущем с высокой определённостью мощности отечественных собственных чипов будут постоянно расти, а их доля — увеличиваться, и на рост мощностей, вероятно, потребуется менее трёх лет». Это редкое количественное заявление со стороны Alibaba Cloud о темпах наращивания мощностей отечественных собственных чипов. Углублённый анализ: T-Head является полностью принадлежащей Alibaba полупроводниковой структурой, её продуктовые линии охватывают AI-чипы для центров обработки данных (Hanguang/Zhenwu), серверные CPU (Yitian 710/730) и процессорные IP на RISC-V (серия Xuantie), причём экосистема Xuantie RISC-V (организация XUANTIE-RV) на этой неделе сохраняет активность — в окне мониторинга обновился репозиторий zero_stage_boot (загрузчик нулевого уровня на языке C) (08-12 19:18), параллельно продвигаются damo-rv-priv-ats и opensbi, что демонстрирует параллельные вложения в ядро и экосистемную инженерию RISC-V и в бизнес AI-чипов.

3.2 Xiaoduan Computing: завершено закрытие раунда A на несколько сотен миллионов юаней, штаб-квартира перенесена в район Цзянбэй Нового района Нанкина, GigaDevice участвует в инвестициях

Дата: 2026-08-12 (18:01 пекинское время)　Источник: IT Home / PEdaily / Google News агрегация (Sina Finance)

Разработчик серверных CPU Xiaoduan Computing (основана в июле 2022 года) объявил о завершении в июле 2026 года закрытия раунда A на несколько сотен миллионов юаней и одновременном переносе штаб-квартиры в район Цзянбэй Нового района Нанкина. Раунд возглавлен Mingzhe Capital, Xianxiang Capital совместно с одним ведущим VC, среди участников — CSC Financial Capital, BOCI, GigaDevice, Zhichen Capital, Zhuoyuan Asia, Shouzheng Capital, Dingxin Capital — причём GigaDevice является ведущим отечественным производителем RISC-V MCU (серия GD32V), и его участие подтверждает ставку промышленного капитала на локализацию серверных CPU. Стратегия компании — параллельная работа по двум направлениям: с одной стороны, построение первого поколения продукта BlueDot V1 на ядрах Neoverse V3 с набором инструкций ARM v9 (усиленные векторные вычисления, неупорядоченный конвейер и пропускная способность межсоединений памяти, ориентирован на облачный и граничный AI-инференс); с другой стороны, перспективная разработка архитектуры RISC-V CPU. Привлечённые средства будут направлены на верификацию возвращённых пластин BlueDot V1 и мелкосерийное пробное производство в конце 2026 года. В гонке отечественных инференс-серверных CPU появился новый игрок.

3.3 ESWIN Computing: третий выход на Гонконгскую биржу, «первая акция RISC-V» и продолжающееся сокращение персонала привлекают внимание

Дата: 2026-08-12 (18:58 пекинское время)　Источник: Google News агрегация (Sina Finance)

Sina Finance опубликовала подробный анализ операционных деталей третьей заявки ESWIN Computing на Гонконгскую биржу: как кандидат на статус «первой акции с архитектурой RISC-V», компания демонстрирует устойчивый рост выручки, но совокупный убыток за три года составил около 4,9 млрд юаней, клиентская база высококонцентрирована, а непрерывное сокращение численности сотрудников стало предметом рыночного внимания. С учётом ранее раскрытой информации (запуск третьей попытки выхода на гонконгский рынок 7–8 августа, увеличение капитала материнской компании Xi’an ESWIN на 6,5 млрд юаней для уханьской базы 12-дюймовых кремниевых пластин), группа ESWIN продвигает капитальные операции по двум направлениям: «расширение производства материалов + IPO вычислительных чипов». Динамика численности персонала в связке с темпами инвестиций в НИОКР, а также прогресс массового выпуска автомобильного MCU на RISC-V (EAM2011, устанавливаемый в Stelato V800), станут ключевыми точками дальнейшего мониторинга.

3.4 SpacemiT: концентрированное обновление AI SDK, продолжается адаптация фреймворка робототехнического обучения LeRobot под K3

Дата: 2026-08-12 (20:32 пекинское время)　Источники: spacemit-com/ai-sdk / spacemit-robotics/lerobot / spacemit-com/docs-ros

В организации SpacemiT на GitHub в рамках окна мониторинга обновлено сразу несколько репозиториев: AI SDK (набор AI-возможностей для чипов серии K, организованный через Git submodule) обновлён компонентами компьютерного зрения, речи (VAD/ASR/TTS), LLM и мультимодального VLM (08-12 20:32), репозиторий визуальных моделей model-zoo-vision обновлён синхронно (19:49); документация docs-chip/docs-buildroot обновлена (15:41/16:23). На стороне робототехники (spacemit-robotics): в репозиторий LeRobot 08-10 влит коммит «harden SmolVLA K3 runtime» с усилением ONNX, ранее уже были реализованы пример развёртывания ACT (Action Chunking with Transformers) в FP16 и тестирование робота с ONNX-инференсом; docs-ros (документация ROS) и драйвер IMU Robot SDK (peripherals-imu) обновлены в тот же день. Адаптационная база K3 (8-ядерный AI SoC на RISC-V) во фреймворке робототехнического обучения и экосистеме ROS расширяется, подробности — в главе 4.

3.5 SOPHGO: концентрированное обновление компонентов цепочки загрузки

Дата: 2026-08-12 (14:41~14:47 пекинское время)　Источники: sophgo/zsbl / sophgo/sophgo-edk2 / sophgo/bootloader-riscv / sophgo/sophon-tools

Компоненты цепочки загрузки RISC-V-чипов SOPHGO концентрированно обновлены в рамках окна мониторинга: zsbl (RISC-V Zero Stage BootLoader, 08-12 14:47), sophgo-edk2 (прошивка UEFI, 14:41), bootloader-riscv (08-11 13:59), ветка ядра linux_5.10 (08-11 16:40) последовательно получили коммиты; sophon-tools сегодня (08-13 07:05) продолжает обновляться (функциональность SophLiteOS AI Agent была освещена вчера). Системное продвижение цепочки загрузки (ZSBL→UEFI→ядро), как правило, соответствует этапу готовности прошивки новой чиповой платформы и может рассматриваться как инженерный сигнал о подготовке SOPHGO к массовому производству новой платформы.

3.6 Nuclei: подача заявки на инновационный уровень NEEQ, целевое привлечение 42 млн юаней (тренд за последние 3 дня)

Дата: 2026-08-10　Источник: Агрегация Google News (Sina Finance)

Ведущий отечественный разработчик RISC-V CPU IP Nuclei подал заявку на инновационный уровень NEEQ, планируя целевое привлечение 42 млн юаней (репортаж Sina Finance от 10 августа, до начала данного окна, включён как тренд за последние 3 дня). Динамика на стороне капитала синхронизирована с разработкой: организация Nuclei-Software на GitHub недавно обновила репозиторий отладочных скриптов Lauterbach TRACE32 (lauterbach-startup, 08-11), ядро RV64GC Linux capability e603_hbird (08-07) и nuclei-ai-models (08-07), что демонстрирует продолжающееся расширение полного спектра от IP-ядер до отладочных инструментальных цепочек и библиотек AI-моделей.

4. Специальный раздел по воплощённому интеллекту и робототехнике

Главный акцент в окне: продолжающееся внедрение SpacemiT в области фреймворков обучения роботов.

1. Прогресс адаптации LeRobot (spacemit-robotics/lerobot, коммит 08-10 16:20): влит “fix(onnx): harden SmolVLA K3 runtime” (#17) — SmolVLA представляет собой лёгкую модель видения-языка-действия (VLA), развёрнутую и усиленную SpacemiT на их K3 RISC-V SoC с использованием среды выполнения ONNX; ранее уже были внедрены пример развёртывания ACT (Action Chunking with Transformers) на SpineTorch FP16 (#16) и тестирование робота с выводом ONNX (#14). Вместе с конвейером SmolVLA ONNX с июня (#12/#13), K3 уже сформировал матрицу развёртывания моделей обучения роботов на периферийных устройствах по «двойному маршруту VLA + ACT». Внутри организации также имеются репозитории адаптации гуманоидных роботов humanoid_unitree_g1/go1 (Unitree), humanoid_tiangong (Tiangong), reachy_mini и драйверы периферии Robot SDK для двигателей/IMU, составляющие полный программный стек робототехники.
2. Экосистема ROS: обновлён репозиторий документации docs-ros (08-10), в связке с примерами ROS из AI SDK.
3. Форум Dishui Lake открывается сегодня: Пятый Китайский промышленный форум RISC-V Dishui Lake проводится сегодня (13 августа), ранее анонсировалось «централизованное появление 10 новых отечественных чипов» (репортаж Sina Finance от 8 августа), новые чипы, связанные с воплощённым интеллектом, заслуживают отслеживания после форума; на момент сбора данного отчёта (08:24) сообщений о результатах дня открытия ещё нет.
4. Смежный сигнал: применение автомобильного AI MCU EAM2011 от ESWIN для распознавания позы в интеллектуальном сиденье Zunjie V800 (сообщалось вчера), его технологический стек «восприятие + динамическая адаптация» используется совместно с управлением роботами и может служить ориентиром для пути локализации чипов воплощённого интеллекта.

5. Итоги и наблюдения за тенденциями

1. Базовая линия безопасности бьёт тревогу: статья USENIX подтверждает, что коммерческие внеочередные RISC-V чипы (включая отечественные XuanTie C910/C920) восприимчивы ко всем вариантам Spectre, и программные меры защиты x86/ARM не могут быть напрямую перенесены. В процессе масштабирования RISC-V в высокопроизводительных вычислениях и облачных сценариях построение микроархитектурных примитивов безопасности и экосистемных инструментальных цепочек защиты станет ключевым измерением конкуренции, отечественным внеочередным ядрам (XuanTie, XiangShan и др.) особенно необходимо уделить этому внимание.
2. Экспортный контроль перекраивает продуктовые линейки: Tenstorrent Ascalon XG «экспортная модель без шифрования» публично представлена, на фоне продвижения Конгрессом США ужесточения контроля потоков AI-чипов, разделение высокопроизводительных ядер RISC-V на «внутреннюю/международную версии» может стать нормой, окно для отечественного импортозамещения и давление соответствия существуют одновременно.
3. Активное финансирование отечественных серверных CPU: раунд A Xixiaduan (участие GigaDevice, пробное производство BlueDot V1 к концу года), привлечение средств Nuclei на NEEQ, третья попытка выхода на гонконгскую биржу ESWIN — капитал интенсивно притекает в сегмент отечественных CPU/RISC-V IP, двойной маршрут ARM и RISC-V становится стандартом для нового поколения стартапов.
4. Направление робототехники стабильно продвигается: развёртывание SmolVLA/ACT на периферии и адаптация ROS в LeRobot от SpacemiT — наиболее конкретный прогресс RISC-V в воплощённом интеллекте на этой неделе; форум Dishui Lake открывается сегодня, информацию о новых чипах после форума стоит продолжать отслеживать.
5. Ритм экосистемной инфраструктуры нормальный: обновления поддержки Spike/riscv-tests, коммиты XuanTie zero_stage_boot и другие показывают, что как нормативная инженерия, так и инженерия производителей продвигаются в обычном ритме.

Пояснение ограничений: Поиск Google News на китайском сильно загрязнён SEO-шумом (категории азартных игр/электронной коммерции/недвижимости исключены целыми партиями); результаты дня открытия форума Dishui Lake ещё не опубликованы, в завтрашнем отчёте будет сделан акцент на отслеживании; детали «непрерывного сокращения персонала» ESWIN выведены из заголовков и ранее раскрытой информации, полный текст не получен (оригинал Sina защищён от парсинга), при цитировании следует опираться на формулировки заголовков.

---

Приложение: полный список источников

Номер	Событие	Ссылка на источник
1	Статья USENIX: коммерческие внеочередные RISC-V чипы подвержены Spectre	Ссылка
2	Патч Tenstorrent Ascalon XG GCC	Ссылка
3	Стартовый набор Apollo ESP32-C6 ESPHome	Ссылка
4	Поставки AI чипов T-Head Zhenwu достигли 560 тысяч штук	Ссылка
5	Раунд A финансирования XIAODUAN Computing	Ссылка
6	Раунд A XIAODUAN Computing (PEdaily)	Ссылка
7	Раунд A XIAODUAN Computing (агрегатор Sina Finance)	Ссылка
8	ESWIN третья попытка выхода на Гонконгскую биржу (агрегатор Sina Finance)	Ссылка
9	Nuclei Technology подала заявку в инновационный уровень NEEQ (агрегатор Sina Finance)	Ссылка
10	SpacemiT AI SDK	Ссылка
11	Адаптация SpacemiT LeRobot	Ссылка
12	Документация SpacemiT ROS	Ссылка
13	Цепочка загрузки Sophgo (zsbl/edk2/bootloader)	Ссылка
14	XuanTie zero_stage_boot	Ссылка
15	Официальный эмулятор RISC-V Spike	Ссылка
16	Официальный RISC-V riscv-tests	Ссылка
17	Организация Nuclei-Software	Ссылка
18	Анонс форума Dishui Lake (агрегатор Sina Finance)	[Ссылка](https://news.google.com/rss/articles/CBMieEFVX3lxTFBNQ0VsMjc3MFNzSlVuSnE1OE40X1ZvTnRxcm1pM

jN3UG9vdGxPTHlfdzlRaUdXYlJ1N1NXbGpfRmp2U09jdF9KVkhXS3Y5NlpwMThwaUg5cktjUTluZ3V0UlNTVlpHSXp4cWtxbDIxdjJoV002TjhZVw?oc=5