Окно мониторинга: последние 24 часа (2026-09-15 05:18 ~ 2026-09-16 05:18, пекинское время) Источники: Hacker News, агрегация Google News (несколько групп запросов на китайском и английском, через прокси), Phoronix, официальный сайт SiFive, Jiemian News, Guandian, Guancha, Sina Finance, Securities Times, JiWei, Beijing Business Today, официальный сайт openRuyi, обход официальных сайтов компаний-членов RISC-V International (391 компания), а также GitHub API (организации и ключевые репозитории XiangShan, XSCache, NEMU, GEM5, difftest, CORE-V, Damo XuanTie, SOPHGO, SpacemiT, Sipeed, revyos, Radxa Linkr и другие — поиск по push и коммитам)

Индекс выпуска

  • Главное за сегодня: двойной сигнал для индустриализации RISC-V — политика и капитал — Министерство промышленности и информатизации и Государственная комиссия по развитию и реформам в плане «15-й пятилетки» назвали приоритетом продвижение разработки и индустриализации RISC-V; Nuclei Technology начала подготовку к листингу на Пекинской бирже (09-15)
    1. Открытое сообщество и программная экосистема
      • XiangShan: два исправления — CommonHR и исключение при выборке инструкций — влиты в основную ветку (09-15)
      • Цепочка симуляции XiangShan NEMU: ускорено чтение таблиц страниц и кэширование идентичности адресов MMU, добавлена проверка видимости при матричных обращениях к памяти (09-15)
      • Цепочка симуляции XiangShan GEM5: реализация cbo.zero через буфер сохранения O3, обработка приостановки прерываний после опустошения ROB (09-15)
      • CORE-V: CVW исправлен problem недопустимого значения сброса mstatus.MPP при отсутствии режима U (09-15)
      • revyos: пакетное слияние конфигураций ядра K3/K1, добавлены LinuxBoot и CI кросс-сборки (09-15)
      • openRuyi: страница релиза за сентябрь по-прежнему отсутствует, последняя официальная версия — 2026.08 (проверка 09-15)
    1. Продукты и динамика экосистемы
      • SiFive и AMD сотрудничают в оптимизации ROCm на серверах дата-центров RISC-V (09-15)
      • Гетерогенный SoC серии RV9000 от Aowei Lingxin прошёл засветку после tape-out, модульная конфигурируемая архитектура прошла кремниевую валидацию (09-15)
      • Шэньчжэньская ассоциация индустрии интернета вещей провела салон по промышленному интернету вещей на базе RISC-V и OpenHarmony (09-15)
      • Команда ECOS представит полностью открытый чип на фестивале открытого оборудования JLC Spark (проведение 09-19)
    1. Углублённое изучение отечественных команд
      • Nuclei Technology: первая в мире сертификация ASIL-D для автомобильного применения, чистый убыток в первом полугодии 2026 вырос на 24,9% (09-15)
      • Учащийся программы Jiachen Чэнь Хао влил по одному исправлению в llama.cpp и upstream LLVM (сентябрь)
      • SOPHGO: LLM-TPU поддерживает чисто текстовую Qwen3.5, sophon-demo полностью адаптирован для BM1684X2 (09-15)
      • SpacemiT: в ветке SpaceMiT исправлена передача параметров потоков многоканального декодера ASR (09-15)
      • Sipeed: в wiki добавлены устранение неполадок с перезапуском по питанию NanoKVM-Go и руководство по slogic-agent (09-15)
      • Damo XuanTie: в окне новых push нет, cove-dp1-poc и другие уже включены в предыдущий торговый день (проверка 09-15)
    1. Специальная глава об воплощённом интеллекте и робототехнике
      • SpacemiT spacemit-robotics: в окне новых push нет, управление гуманоидом Linglong и всем телом ожидает обновлений (проверка 09-15)
      • Промышленные роботы и AI PC как точки применения RV9000 от Aowei Lingxin (09-15)
    1. Итоги и наблюдение за тенденциями

Главное за сегодня: двойной сигнал для индустриализации RISC-V — политика и капитал

Дата: 2026-09-15　Источник: Guandian «Два ведомства: продвигать индустриализацию RISC-V», Guancha «Усилить установку отечественных операционных систем, таких как OpenHarmony, продвигать разработку и индустриализацию RISC-V», Sina Finance «План развития „15-й пятилетки” для производства электронной информации», Beijing Business Today «Нацелена на IPO на Пекинской бирже! Nuclei Technology начала подготовку к листингу»

15 сентября Министерство промышленности и информатизации совместно с Государственной комиссией по развитию и реформам выпустило «План развития „15-й пятилетки” для производства электронной информации». В пункте 9 плана «Продвижение прорывов в области программно-аппаратной синергии и электронных системных устройств» чётко записано: продвигать разработку и индустриализацию пятого поколения сокращённого набора инструкций (RISC-V), поддерживать применение чипов RISC-V в области искусственного интеллекта, встраиваемых систем и других сферах. В том же пункте также предлагается «усилить открытость и совместное построение, усилить установку отечественных операционных систем, таких как OpenHarmony, создать полностековую экосистему программного и аппаратного обеспечения для искусственного интеллекта на основе вычислений, усовершенствовать инструменты сопряжения и адаптации программного и аппаратного обеспечения», а также «углубить синергетические инновации чипов и моделей, усилить совместное проектирование и оптимизацию алгоритмов и аппаратной архитектуры».

Вес этого заявления определяется тремя моментами. Во-первых, уровень: это пятилетний промышленный план, совместно подписанный двумя министерствами — MIIT и NDRC, а не местный план или отраслевая инициатива — в начале сентября пекинский план цифровой экономики «15-й пятилетки» уже назвал RISC-V набор команд для интеллектуальных вычислений и открытую экосистему FlagOS, а теперь аналогичная установка прозвучала на уровне государственных министерств, сформировав политический слоёный пирог «центр плюс регионы». Во-вторых, формулировка: RISC-V включён в пункт «программно-аппаратная синергия» и поставлен в один ряд с openEuler и OpenHarmony, что указывает на комбинированный путь «открытый набор команд плюс отечественная операционная система», а не на точечный прорыв по чипам; «поддержка применения в области искусственного интеллекта, встраиваемых систем и других сферах» задаёт чёткое направление прикладной тяги, совпадающее с консенсусом отечественной индустрии о том, что «инференс на периферийных устройствах — лучшая точка входа для RISC-V». В-третьих, момент времени: план опубликован именно тогда, когда на стороне центров обработки данных RISC-V произошёл прорыв в вышестоящем программном обеспечении (в тот же день SiFive и AMD объявили об адаптации ROCm, см. 2.1), а ведущий отечественный поставщик CPU IP запустил капитализацию (Xinlai Technology, см. 3.1) — политика, технологии и капитал сошлись на одной неделе.

Соответствующий сигнал на капитальной стороне: раскрытая примерно в тот же день подготовка Xinlai Technology к листингу на Пекинской фондовой бирже — прямое отражение «политической установки» на рынке капитала. Отчёт о регистрации подготовки показывает, что эта шанхайская компания по разработке RISC-V CPU IP, основанная в 2018 году Ху Чжэньбо, уже 8 сентября подписала соглашение о подготовке с China Merchants Securities, 9 сентября подала регистрационные материалы в Шанхайское управление по регулированию рынка ценных бумаг, а 11 сентября завершила регистрацию; ранее, 28 августа, компания вышла на инновационный уровень Нового третьего рынка и планирует в течение 12 месяцев после листинга подать документы на выпуск и листинг на Пекинской фондовой бирже. Если процесс пройдёт успешно, компания станет первой на рынке A-акций публичной компанией, основным бизнесом которой является коммерческий CPU IP на базе RISC-V. Подробный финансовый анализ и анализ структуры собственности см. в главе 3, раздел 3.1.

Оценка и границы: сами пункты плана — это «язык планирования», они не представляют собой конкретных финансовых или проектных мероприятий, и их реализация зависит от последующих сопутствующих детальных правил, подхвата на местах и фактических вложений индустрии; настоящий отчёт добросовестно фиксирует открытый текст плана и не делает чрезмерных выводов об ожиданиях его реализации. Необходимо постоянно отслеживать три точки наблюдения: появятся ли сопутствующие целевые фонды или политика в отношении первых партий оборудования, будет ли создана национальная система тестирования и сертификации для RISC-V, появятся ли масштабные случаи внедрения готовых изделий в комбинации «openEuler и OpenHarmony плюс RISC-V».

1. Сообщество открытого исходного кода и программная экосистема

1.1 XiangShan: два исправления — CommonHR и исключение при выборке инструкций — влиты в основную ветку

Дата: 2026-09-15　Источник: журнал коммитов OpenXiangShan/XiangShan

Открытый высокопроизводительный RISC-V процессор XiangShan в пределах окна мониторинга совершил 2 коммита, продолжая ритм предыдущего торгового дня — «после сходимости предсказания ветвлений переход к шлифовке корректности». Первый — #6557, исправляющий некорректное использование s0_commonHR после s2_override в CommonHR (общий регистр истории) — CommonHR это структура, используемая XiangShan для совместного использования информации истории в предсказателе ветвлений; если после перезаписи на уровне s2 уровень s0 всё ещё читает старое значение, история предсказаний оказывается несовместимой с реальным путём выполнения, что является типичным исправлением корректности совместно используемого состояния в многоуровневом конвейере. Второй — #6207, сужающий поддержку исключений в IFU до единственной формы fb(1), то есть сохраняющий только один класс путей исключений на уровне буфера выборки инструкций, что представляет собой сведение классификации исключений и условий их срабатывания. Оба изменения небольшие, относятся к пограничным исправлениям, продвижения уровня новых функций не наблюдается; уже централизованно влитые в предыдущий торговый день (09-14) пункты, такие как маска счётчика полезности ITTAGE, тренировка ветвлений самодифицирующегося кода IFU/FTQ, упаковка чисел с плавающей запятой в векторных VMove, в настоящем отчёте не дублируются.

1.2 Симуляционная цепочка XiangShan NEMU: ускорение чтения таблиц страниц и кэширования адресов идентичности MMU, добавление проверки видимости при матричных обращениях к памяти

Дата: 2026-09-15　Источник: журнал коммитов OpenXiangShan/NEMU

Эталонный симулятор XiangShan NEMU в пределах окна мониторинга совершил 5 коммитов, основная линия — оптимизация производительности, а не расширение функциональности. #1138 упрощает общий путь чтения таблиц страниц riscv64, сокращая повторные проверки на часто используемом пути; #1011 кэширует для riscv64 MMU состояние «действительного адреса идентичного отображения», то есть пропускает поиск по таблице трансляции, когда известно, что виртуальный адрес равен физическому — оба пункта напрямую воздействуют на обращения к памяти, являющиеся горячей точкой симуляции. #1137 добавляет для профилирования производительности по базовым блокам шлюз «отключение в неактивном состоянии», чтобы накладные расходы profiling не загрязняли эталонные данные; #1210 подавляет предупреждения конфигурации clang-18 и выше. Наибольшего внимания заслуживает #1212 (feat(ame)): проверка видимости скалярных и векторных записей перед матричной загрузкой — AME это поддержка симуляции XiangShan, ориентированная на матричное расширение; данное исправление нацелено на проблему согласованности модели памяти «видны ли данные, записанные ранее скалярными/векторными инструкциями, когда матричный блок читает данные», и является усилением корректности симуляции матричного расширения. В целом NEMU продвигается одновременно в двух направлениях: «быстро работать» (кэширование таблиц страниц/MMU, шлюз profiling) и «точно моделировать» (видимость AME).

1.3 Симуляционная цепочка XiangShan GEM5: cbo.zero реализован через буфер хранения O3, обработка приостановленных прерываний после опустошения ROB

Дата: 2026-09-15　Источник: журнал коммитов OpenXiangShan/GEM5

Модель симуляции GEM5, входящая в комплект XiangShan, в пределах окна мониторинга получила 5 допустимых коммитов, сосредоточенных в двух областях: семантика архитектуры RISC-V и таймирование неупорядоченного ядра. #1153 заставляет cbo.zero (инструкция обнуления блока кэша, инфраструктурная инструкция, связанная с RVA23) выполняться через буфер хранения неупорядоченного ядра — это означает, что данной инструкции больше не требуется отдельный специальный путь, она может напрямую использовать конвейер хранения, что упрощает реализацию и придаёт операции обнуления семантику упорядочивания, идентичную обычному хранению. #1149 обрабатывает отложенные прерывания после опустошения ROB (буфера переупорядочивания): опустошение ROB — ключевой момент для точных исключений и доставки прерываний, ранее прерывания, поступавшие в момент опустошения, могли быть пропущены, данное исправление закрывает это окно. #1154 улучшает поддержку режима SE (эмуляция системных вызовов) XiangShan, #1157 заменяет тестовые утверждения на поддерживаемый синтаксис. Этот пакет изменений показывает, что достоверность симуляции XiangShan на GEM5 переходит от «функционально работоспособной» к стадии «выравнивания таймирования и семантики исключений с реальным оборудованием».

1.4 CORE-V: CVW исправляет проблему недопустимого значения сброса mstatus.MPP при отсутствии режима U

Дата: 2026-09-15　Источник: журнал коммитов openhwgroup/cvw

CVW (учебный и верификационный процессор Wally) в экосистеме CORE-V в пределах окна мониторинга получил коммит #1870, исправляющий проблему «недопустимого значения сброса mstatus.MPP при отсутствии поддержки режима U». Поле MPP регистра mstatus фиксирует предыдущий уровень привилегий, чтобы mret мог вернуться на правильный уровень; когда ядро сконфигурировано без поддержки пользовательского режима (только режим M), значение MPP при сбросе, обозначающее режим U, образует недопустимое состояние, что вызывает неопределённое поведение при переключении уровней привилегий и возврате из исключений. Это относится к той же партии очистки границ привилегированных состояний, что и уже включённый в предыдущий торговый день #1864 (недопустимый доступ mcounteren при отсутствии режима U) — то есть команда систематически приводит к согласованности «значения сброса и права доступа привилегированных регистров при сокращённой конфигурации (без режима U)». В сопутствующем репозитории CVA6 в пределах окна мониторинга новых коммитов нет (последний — исправление прав выполнения HLVX от 09-13).

1.5 revyos: пакетное слияние конфигураций ядра K3/K1, добавлены LinuxBoot и CI кросс-сборки

Дата: 2026-09-15　Источник: журнал коммитов revyos/linux

Репозиторий ядра дистрибутива revyos, ориентированного на платформу Jindie Shikong (K1/K3), в пределах окна мониторинга за один раз пакетно принял 8 коммитов, даты авторства которых охватывают период с 2026-04-03 по 2026-09-15, что представляет собой типичное приземление накопившегося пакета (считая по времени слияния). Содержание почти целиком составляют пункты конфигурации ядра: включение UFS и DC (контроллера дисплея) для K3, включение K1 USB2 для Banana Pi F3, включение датчика температуры SENSORS_LM63, включение обработки errata CONFIG_ERRATA_PICOHEART, включение RESET_GPIO, а также добавление конфигурации LinuxBoot и процесса CI «кросс-компиляция плюс нативная компиляция». В тот же день четыре репозитория стека прошивок в экосистеме revyos (firmware-sg204x, sophgo-edk2, edk2-platforms, edk2) были отправлены в одну и ту же минуту, что представляет собой синхронное обновление прошивок EDK2/UEFI. Значимость сигнала состоит в том, что пути дисплея и хранения (UFS) для K3 постепенно отлаживаются пункт за пунктом, а внедрение LinuxBoot и CI говорит о том, что цепочки сборки и загрузки данного дистрибутива движутся в сторону инженерной зрелости, а не остаются на стадии отладки отдельной платы.

1.6 openRuyi: страница релиза за сентябрь всё ещё не существует, последняя официальная версия по-прежнему 2026.08

Дата: 2026-09-15 (проверка)　Источник: страница новостей openRuyi

Проведена регулярная проверка источников дистрибутива openRuyi, возглавляемого Институтом программного обеспечения Академии наук Китая: https://openruyi.cn/zh-Hans/news/2026-09/release возвращает 404, последняя запись о релизе в списке новостей по-прежнему — выпуск openRuyi 2026.08, то есть сентябрьская версия ещё не выпущена. В пределах окна мониторинга на сайте новых записей нет, в данном выпуске записи openRuyi не включаются, фиксируется только прогресс.

2. Продукты и динамика экосистемы

2.1 SiFive и AMD сотрудничают в оптимизации ROCm на серверах RISC-V для центров обработки данных

Дата: 2026-09-15　Источник: официальный пресс-релиз SiFive, оригинальная публикация Business Wire, перепечатка Yahoo Finance

Компания SiFive, стоявшая у истоков RISC-V, и AMD совместно объявили, что стороны сотрудничают в целях портирования и оптимизации открытой программной экосистемы AMD ROCm для серверной платформы центров обработки данных на базе RISC-V, а также провели демонстрацию на платформе разработки центров обработки данных SiFive BigSky. Демонстрационное оборудование — BigSky SF-2U870: 32 ядра P870-D с частотой 2,0 ГГц, 256 ГБ памяти DDR5-5600, 4 линии PCIe Gen5 x16 (всего 64 линии) плюс PCIe Gen3 x4, 2 твердотельных накопителя U.2 NVMe объёмом 7,68 ТБ, сетевые карты 10/25 Gb OCP 3.0; платформа уже доступна для заказа. Живая демонстрация проходит с 15 по 17 сентября в Конференц-центре Санта-Клары (США) на мероприятии AI Infra Summit, стенд расположен на выставочной площадке SiFive в зоне RISC-V International.

Формулировки обеих сторон заслуживают внимания. Matt Langman, старший вице-президент SiFive по центрам обработки данных, заявил, что перенос открытой программной экосистемы ROCm на платформу BigSky «позволяет гиперскейлерам и разработчикам беспрепятственно запускать передовые AI-нагрузки на RISC-V» и назвал это «ещё одной ключевой вехой» на пути ускоренного выхода RISC-V на рынок центров обработки данных. Со стороны AMD Ramine Roane, корпоративный вице-президент по управлению продуктами AI-software, охарактеризовал это как «ранний шаг» (early step) — то есть смысл демонстрации состоит в том, чтобы «дать разработчикам начать изучать» осуществимость AI-ускорения на базе ROCm на хост-платформе RISC-V, а не в заявлении о готовности к промышленной эксплуатации. Обе компании заявили, что продолжат оценивать оптимизацию ROCm на серверах RISC-V с целью ускорения обработки, поддержки большего числа сценариев ускорения и более крупных моделей.

Почему это важно: это ключевой узел маршрута RISC-V в центры обработки данных на уровне программного стека. Ранее публичный нарратив о выходе RISC-V в центры обработки данных в основном вращался вокруг производительности ядер CPU и лицензирования IP (SiFive P870-D, Ventana, Tenstorrent и др.), тогда как реальный барьер входа для AI-серверов лежит в программной экосистеме ускорителей: если ROCm удастся запустить на хосте RISC-V, это будет означать, что «CPU RISC-V плюс GPU AMD» может образовать комбинацию вычислительных мощностей, не зависящую от x86. В части взаимосвязей: Институт программного обеспечения Китайской академии наук ранее уже публично завершил адаптацию ROCm под архитектуру RISC-V и заявил о кратного порядка повышении производительности инференса больших моделей; нынешний случай — первый раз, когда AMD официально в качестве партнёра поддерживает это направление. Границы также ясны: демонстрация не равна продукту, покрытие операторов ROCm на RISC-V, зрелость производительности и долгосрочные обязательства по поддержке всё ещё требуют проверки, а формулировка AMD «early step» также указывает на то, что не следует чрезмерно интерпретировать это как стратегический разворот.

2.2 Серия гетерогенных SoC Aowei Lingxin RV9000 прошла засветку после выхода из производства, модульная конфигурируемая архитектура прошла верификацию на кремнии

Дата: 2026-09-15　Источники: Jiemian «Засветка после выхода из производства Aowei Lingxin RV9000: модульная конфигурируемая гетерогенная платформа RISC-V реализовала инженерное внедрение», База проектов 36Kr: Aowei Lingxin

Шэньчжэньская компания Aowei Lingxin Technology Co., Ltd. (основана в апреле 2023 года, специализируется на высокопроизводительных процессорных чипах RISC-V и CPU IP) объявила, что разработанная собственными силами серия гетерогенных SoC RV9000 прошла выход из производства и корпусирование, чип штатно запустился при подаче питания, тестирование базовых ключевых модулей пройдено с первого раза, работа соответствует проектным ожиданиям. Конкретная модель данной засветки — RV9311, что знаменует завершение верификации модульной конфигурируемой гетерогенной вычислительной архитектуры компании на реальном кремнии. Компания сообщила, что команда разработчиков уже начала полную отладку функциональности, верификацию производительности, портирование и адаптацию SDK и операционных систем, одновременно продвигая предварительное тестирование надёжности и оценку образцов Alpha-клиентами.

На архитектурном уровне RV9000 использует модульную конфигурируемую многоядерную гетерогенную архитектуру, сочетающую RISC-V и DSA (архитектуру, ориентированную на предметную область), обеспечивая низколатентное межсоединение вычислительных ядер через внутрикристаллическую сеть NoC; предусмотрены две конфигурации универсальных ядер — 4-ядерная и 8-ядерная; некоторые модели дополнительно интегрируют 16 специализированных обрабатывающих ядер SDPA (программно-определяемый ускоритель обработки), гетерогенная вычислительная комбинация может достигать максимум 24 ядер, пользователи также могут по необходимости опционально добавить HNA (аппаратный ускоритель сетевой обработки). Продукция позиционируется для сетевой связи, сетевой безопасности, граничных вычислений, обработки панелей управления, распределённого хранения и других областей, ориентирована на оборудование связи, промышленных роботов, AI PC, электроэнергетическое оборудование, устройства хранения и подчёркивает системную адаптацию под сценарии локализации. Среди инвесторов компании — Shenzhen Capital Group, Guoxin Guozheng Investment, Chuangdongfang Investment, Lihe Capital и другие; в декабре 2025 года завершён раунд Pre-A на сумму более 100 млн юаней.

Почему это заслуживает внимания: данный пункт вместе с представленным в предыдущий торговый день чипом «Гаогуан D35» компании Suzhou Ruixin формирует второй пример «дифференциации архитектурных направлений» среди отечественных RISC-V чипов. Ruixin идёт по пути «RISC-V плюс потоковая архитектура данных», а Aowei Lingxin — по пути «RISC-V плюс DSA плюс NoC многоядерность»; обе компании в дополнение к универсальному CPU добавляют специализированные вычислительные блоки и делают акцент на сетевых и промышленных сценариях. Отличие Aowei Lingxin заключается в «модульном» подходе, при котором один и тот же кристалл (Die) путём конфигурирования порождает множество моделей разной спецификации — комбинации из 4 ядер, 8 ядер, с добавлением 16 блоков SDPA, с добавлением HNA; по сути, это замена параллельной разработки нескольких чипов программно определяемой конфигурируемостью, что родственно подходу генераторов SoC таких производителей, как InCore. Следует отметить границы: ни на официальном сайте, ни в перепечатанных материалах не раскрываются конкретные показатели производительности (TOPS, энергоэффективность, тактовая частота), степень открытости SDK и сроки серийного производства; «однократное успешное включение» остаётся этапом НИОКР, а не коммерческим продуктом, к тому же источник помечен как рекламная перепечатка — в настоящем отчёте материал включён по формулировкам производителя с соответствующей пометкой.

2.3 Шэньчжэньская ассоциация индустрии интернета вещей провела салон по промышленному интернету вещей на базе RISC-V и OpenHarmony

Дата: 2026-09-15　Источники: Shenzhen News, RFID World

Шэньчжэньская ассоциация индустрии интернета вещей 15 сентября провела «Салон по инновационным применениям RISC-V плюс OpenHarmony для промышленного интернета вещей». Судя по публичным сообщениям, мероприятие было сосредоточено на совместном применении RISC-V чипов и операционной системы с открытым исходным кодом OpenHarmony в сценариях промышленного интернета вещей и представляет собой мероприятие по экосистемной стыковке, организованное местной отраслевой ассоциацией.

Связь с контекстом: данный салон перекликается с опубликованным в тот же день документом «План развития “пятнадцатой пятилетки” в производстве электронной и информационной продукции», где говорится о «усилении внедрения отечественных операционных систем, таких как OpenHarmony, и продвижении разработки и индустриализации RISC-V» — в политическом тексте оба направления поставлены рядом, а местная ассоциация ещё ранее начала организовывать соответствующую промышленную стыковку. В опубликованном в августе 2026 года в Шэньчжэне «Плане действий по ускорению высококачественного развития цепочки производства серверов для искусственного интеллекта (2026–2028 годы)» также прямо заявлено о «поддержке глубокой адаптации OpenHarmony, openEuler и архитектуры RISC-V». Данный пункт относится к категории мероприятий, не содержит анонсов продуктов или технологических достижений и включён для фиксации интенсивности продвижения комбинации «RISC-V плюс OpenHarmony» в направлении промышленного интернета вещей.

2.4 Команда ECOS представит полностью открытый чип на фестивале открытого аппаратного обеспечения JLC Star Fire

Дата: 2026-09-19 (день проведения мероприятия)　Источник: Команда ECOS «Команда ECOS отправляется на Star Fire! Полностью открытый чип, стенд ждёт вас!»

Команда открытого чипа ECOS объявила, что примет участие в качестве экспонента в четвёртом фестивале открытого аппаратного обеспечения JLC и глобальной конференции по экосистеме инноваций в области AI-аппаратного обеспечения; время проведения — с 09:00 до 17:30 19 сентября 2026 года, место — павильон 6 выставочного центра Футянь в Шэньчжэне, номер стенда 15, где будут представлены результаты полного стека с открытым исходным кодом. На месте будет показан первый в мире полностью открытый чип на базе открытой EDA плюс открытого IP плюс открытого SoC плюс открытого PDK (Zhejiang Chuangxin 55 нм) (успешно включён в декабре 2025 года), а также другие чипы команды, уже прошедшие тесты на включение.

В число сопутствующих экспонатов входят: отладочные платы серии Xingkong (серия L от L1.2 до L4, серия C — C1/C2 Pi/C2 Pico и T1 Pico, все спроектированы в JLC EDA и прошли изготовление PCB и монтаж SMT); ретро-игровая консоль GamerZero на базе полностью открытого чипа (OLED-дисплей, кнопки, пьезоизлучатель, RGB-подсветка, управляемые через интерфейсы SPI/GPIO/PWM/I2C/QSPI); семейство роботов Xiaoxin (голосовой робот Manbo, манипулятор на базе платформы LeRobot SO-101, четырёхколёсный робот на колёсах Макэнама). С программной стороны представлены ECOS Studio (локальная IDE для проектирования чипов, объединяющая Yosys, ECC-Tools и KLayout с открытым PDK, поддерживающая полный маршрут RTL2GDS) и облачная платформа tape-out ECOS Factory (поддерживающая три шаблона: MPW/MPC-Frame/OSOC). Что касается хода tape-out: сбор заявок на бесплатный запуск ECOS-ICS55-2610 завершён, проекты находятся на рассмотрении; в этом раунде впервые введён режим MPC (Multi Project Chip), и в будущем стоимость tape-out может снизиться примерно до ста юаней.

3. Углублённое изучение отечественных команд

3.1 Nuclei Technology: первая в мире сертификация ASIL-D для автомобильной электроники, чистый убыток за первое полугодие 2026 года вырос на 24,9%

Дата: раскрыто 2026-09-10 (массовая интерпретация 09-15)　Источники: 36Kr «Шанхайская CPU-компания, в которую инвестировал Xiaomi, запускает IPO», JiWei «Nuclei Technology начала подготовку к листингу на Пекинской фондовой бирже», Sina Finance «Выручка за полугодие выросла на 40%, чистый убыток увеличился на 24,94%», Phoenix Net «90% выручки поступает от лицензирования RISC-V IP», Beijing Business Today

Nuclei Zhirong Semiconductor Technology (Shanghai) Co., Ltd. (сокращённое название «Xinlai Technology», код 875127) 10 сентября 2026 года раскрыла «Уведомление о подаче заявки на публичное размещение акций и регистрации консультационного сопровождения для листинга на Пекинской фондовой бирже, а также о ходе его реализации»: компания 8 сентября подписала с China Merchants Securities соглашение о консультационном сопровождении для листинга на Пекинской фондовой бирже, 9 сентября направила в Шанхайское управление по регулированию ценных бумаг материалы заявки на регистрацию консультационного сопровождения, а Шанхайское управление 11 сентября приняло их и завершило регистрацию — процесс листинга на Пекинской фондовой бирже официально запущен. Ранее, 28 августа 2026 года, компания уже была включена в инновационный уровень Нового третьего рынка, одновременно с листингом провела адресный выпуск и привлекла около 42 млн юаней для проекта разработки платформы кастомизации чипов RISC-V; среди подписчиков — Heilongjiang Zhenxing Advanced Manufacturing Private Equity Fund и SMIC Xicheng (Beijing) Digital Technology Fund и другие промышленные капиталы.

В части акционерного капитала и корпоративного управления: компания основана 20 сентября 2018 года, штаб-квартира — в Шанхае, район Пудун, уставный капитал — 5 093 681 юань, законный представитель — Ху Чжэньбо, контролирующего акционера нет. Ху Чжэньбо напрямую владеет 14,97 % и через два платформы участия сотрудников — Xinlai Gongchuang и Xinlai Hechuang — контролирует 27,53 % голосующих прав, в совокупности контролируя голосующие права, соответствующие 42,50 % акций, и является фактическим контролирующим лицом (в ранние годы работал в Marvell, Synopsys, Bitmain). В число десяти крупнейших акционеров входят Hubei Xiaomi Changjiang Industrial Fund (6,12 %), Shanghai Junlian Shenghao (5,26 %), VeriSilicon (прямое владение 2,99 %).

В части финансов и бизнеса: основной профиль компании — лицензирование RISC-V CPU IP и подсистем, кастомизация чипов и решения; применяется в автомобильной электронике, промышленном контроле, искусственном интеллекте и центрах обработки данных, потребительском интернете вещей и других областях; общее число официально лицензированных клиентов и проектов превышает 300, включая публичные компании и центральные и государственные предприятия. Выручка за 2024 и 2025 финансовые годы составила 73,9987 млн юаней и 82,9411 млн юаней соответственно, чистый убыток, относимый на акционеров материнской компании, — 74,3558 млн юаней и 84,5981 млн юаней соответственно; выручка за первое полугодие 2026 года — 36,8745 млн юаней (рост на 41,09 % год к году), чистая прибыль, относимая на акционеров материнской компании, — −57,3016 млн юаней (убыток расширился примерно на 24,9 % год к году), вложения в НИОКР — 57,3041 млн юаней, что составляет 155,40 % выручки; вложения в НИОКР и оплата акциями — ключевые причины бухгалтерского убытка. Компания обладает первым в мире сертификатом RISC-V ASIL-D для автомобильного применения, маржа по IP превышает 87 %, денежные средства на балансе — около 485 млн юаней при нулевой задолженности.

Дополнительный контекст: до запуска текущего IPO компания уже имела одну несостоявшуюся попытку поглощения. В сентябре 2025 года публичная компания Научно-технического инновационного совета VeriSilicon раскрыла предварительный план приобрести путём выпуска акций и оплаты денежными средствами у Xinlai Gongchuang, Ху Чжэньбо, Xinlai Hechuang и ещё 31 стороны сделки в совокупности 97,007 % акций Xinlai Technology по цене выпуска 106,66 юаня за акцию; более чем через три месяца VeriSilicon объявила о прекращении сделки — причина в том, что ключевые требования и существенные условия, выдвинутые менеджментом целевой компании и контрагентами по сделке, расходятся с рыночной конъюнктурой, требованиями политики и интересами акционеров сторон. Сопоставимые компании отрасли — VeriSilicon, ARM, Andes, SiFive.

Оценка: это первый в 2026 году зафиксированный нашим изданием случай, когда предприятие в сфере RISC-V CPU IP вступает в консультационное сопровождение для листинга на рынке A (Пекинская фондовая биржа) — при успешном продвижении Xinlai Technology станет первой на рынке A публичной компанией, основной профиль которой — коммерческие RISC-V CPU IP. Отраслевой смысл в том, что RISC-V в Китае переходит от «нарратива открытого сообщества» к «бизнес-модели, которая может быть оценена рынком капитала», а структура выручки Xinlai с преобладанием IP-лицензирования (более девяноста процентов выручки) — это наиболее близкое к бизнес-модели ARM звено в цепочке отечественной индустрии RISC-V. Следует трезво учитывать: компания всё ещё находится в периоде расширяющегося убытка, доля вложений в НИОКР в выручке превышает 155 %, проникновение экосистемы RISC-V из интернета вещей в автомобили, AI и другие высокотехнологичные сценарии требует времени, а мировой рынок CPU IP по-прежнему доминируется ARM (четыре крупнейших игрока в совокупности занимают около 75 % рынка); путь от регистрации консультационного сопровождения до официальной подачи заявки по-прежнему требует прохождения нескольких этапов — нормативного упорядочения, построения системы внутреннего контроля и обоснования инвестиционных проектов.

3.2 Участник программы Jiachen Чэнь Хао вошёл с исправлением в upstream llama.cpp и LLVM

Дата: 2026-09 (официальный аккаунт программы Jiachen)　Источник: [Программа Jiachen, «Чэнь Хао рост студента в открытом исходном коде в эпоху AI»](https://mp.weixin.qq.com/s/7MbqOlZKCYEeM11092v0nQ)

Программа Jiachen опубликовала отчёт о стажировке участника: студент бакалавриата по математике Хэфэйского политехнического университета Чэнь Хао через онлайн-стажировку программы Jiachen пришёл в сообщество открытого исходного кода и за время летней стажировки отправил и добился включения исправления в каждый из двух upstream-проектов — llama.cpp и LLVM, став контрибьютором экосистемы RISC-V. Со стороны llama.cpp это PR #26792: при прогоне бенчмарков квантованных моделей на облачном инстансе SpacemiT K3 обнаружились искажённый вывод Q4_K_M и аномальная скорость; локализовано как отсутствие ветки GGML_TYPE_Q5_0 в диспетчере бэкенда SpaceMiT (Q4_K_M — смешанный формат квантования, внутри содержит срезы Q5_0), после добавления этой ветки искажения исчезли, скорость восстановилась; также зафиксирована практическая деталь — сбой TCM (тесно связанной памяти) требует очистки через spacemit-tcm-smi. Со стороны LLVM это PR #215724: clangd и clang-tidy многократно падали на определённых файлах, минимальное воспроизведение свелось к 6 строкам (неопределённый тип как ключ std::map и индексная операция по указателю), локализовано как то, что матчер isPolymorphic не проверяет сначала наличие определения типа; исправление — Node.hasDefinition() плюс Node.isPolymorphic() и добавление регрессионного теста, включено после ревизии на ревью.

Студент был привлечён через презентацию плана Jiachen (руководитель выезжал в вуз с презентацией), выполнил проверку на реальном оборудовании с использованием бесплатных ресурсов K3, предоставленных SpacemiT, а его тестовые данные были систематизированы и опубликованы в личном блоге. Связь с контекстом: в репозитории SpacemiT spacemit-com/llama.cpp в течение окна мониторинга также были коммиты (см. 3.4), что свидетельствует о сохраняющейся активности поддержки этой ветки апстрима.

3.3 SOPHGO: LLM-TPU поддерживает чисто текстовую Qwen3.5, sophon-demo полностью адаптирован под BM1684X2

Дата: 2026-09-15　Источники: sophgo/LLM-TPU история коммитов, sophgo/sophon-demo история коммитов, sophgo/sophon-tools история коммитов

SOPHGO в течение окна мониторинга продвигала три репозитория одновременно. LLM-TPU — коммит feat: support LLM-only Qwen3.5 bmodels without vit, то есть поддержка чисто текстовой версии Qwen3.5 bmodel без визуального энкодера — ранее развёртывание Qwen3.5 зависело от мультимодальной версии с vit; после добавления чисто текстового пути появилась возможность выбирать более лёгкие файлы моделей в зависимости от сценария. sophon-demo — коммит sample/FunASR_Nano: 全模型 TPU 运行 (SE7-32/SE9-16) + RTF + CER, который запускает все модели примера распознавания речи FunASR_Nano на TPU и дополняет двумя метриками оценки: коэффициентом реального времени (RTF) и частотой ошибок в символах (CER); в тот же день также sample/Qwen3_5: 适配 BM1684X2(SE13-64), продолжающий начатую 09-14 массовую работу по адаптации различных примеров под новую плату BM1684X2. sophon-tools — перенесён инструмент записи SE (feat(psewriter), по умолчанию выпускается только версия для Windows, без встроенного образа), а также исправлена ошибка записи вложенных пакетов из директорий-источников, версия поднята до 2.0.6.

3.4 SpacemiT: ветка SpaceMiT исправляет передачу параметра потоков в многоканальном декодере ASR

Дата: 2026-09-15　Источник: spacemit-com/llama.cpp история коммитов

Ветка llama.cpp, поддерживаемая SpacemiT, в течение окна мониторинга получила коммит fix(asr): propagate -t into multi-ASR decoder context (#38) — исправление проблемы, при которой параметр числа потоков -t не передавался в контекст многоканального декодера ASR, то есть в сценариях параллельного распознавания речи декодер продолжал использовать конфигурацию потоков по умолчанию вместо заданного пользователем значения; это дефект класса сквозной передачи параметров. Ближайшая основная линия этого репозитория — ASR и мультимедийные возможности: 24 августа интегрирован изолированный многоканальный сервис ASR, 28 августа оптимизирован конвейер непрерывной пакетной обработки, 24 июля в медиа-бэкенд добавлена поддержка Qwen3-TTS, 20 июля завершён рефакторинг медиа mtmd. Значимость сигнала в том, что ветка llama.cpp от SpacemiT уже явно вышла за рамки «портирования инференс-бэкенда» и эволюционирует в сторону «модальности и голосовых сервисов на устройстве» — на платформе K3 одновременно работают LLM, VLM (mtmd), TTS и ASR, образуя полноценный стек AI-сервисов на устройстве.

3.5 Sipeed: wiki дополнен диагностикой перезагрузки при включении NanoKVM-Go и руководством по slogic-agent

Дата: 2026-09-15　Источник: sipeed/sipeed_wiki история коммитов

Репозиторий wiki от Sipeed в течение окна мониторинга получил 3 коммита, все документационные: в FAQ по NanoKVM-Go добавлен пункт диагностики неисправности «перезагрузка после включения»; конкурс историй о slogic-agent объединён в единую страницу-руководство по плагину, а форма приёма работ вложена в это руководство (два коммита); ещё один коммит переводит управление виртуальными окружениями на uv. Серия NanoKVM — это линейка продуктов IP-KVM на базе RISC-V; ранее 09-14 уже были включены дополнения об учётных данных SSH по умолчанию и инструкции по прошивке через USB, в этом выпуске — продолжение последовательного дополнения документации по тому же продукту.

3.6 Xuantie от DAMO Academy: новых пушей в окне мониторинга нет, cove-dp1-poc и др. уже включены в предыдущий торговый день

Дата: 2026-09-15 (проверка)　Источник: репозитории организации XUANTIE-RV

Проверка окна для XUANTIE-RV (Xuantie, 73 репозитория): за 24 часа не было push ни в один репозиторий. Три последних push — cove-dp1-poc (09-14, репозиторий proof-of-concept для направления расширения конфиденциальных виртуальных машин), damo-rv-priv-ATS (09-14, обновление плана тестирования Hypervisor), binutils-gdb (09-13); все они уже были включены в отчёт предыдущего торгового дня, в этом выпуске не повторяются. В этом выпуске нет новостных попаданий, связанных с Xuantie (результаты запроса gnews “玄铁 when:3d” загрязнены SEO уся-романов и азартных игр, весь пакет исключён по семантике заголовков).

4. Специальная глава: встроенный интеллект и робототехника

4.1 SpacemiT spacemit-robotics: в окне нет новых push, обновления Linglong humanoid и whole-body control ожидаются

Дата: 2026-09-15 (проверка)　Источник: репозитории организации spacemit-robotics

Проверка окна для организации робототехнического программного стека SpacemiT spacemit-robotics (78 репозиториев): за 24 часа не было push ни в один репозиторий. Три последних push — perception (09-14, единый стандарт кода для модуля восприятия), humanoid_linglong (09-14, гуманоидный робот Linglong), control_whole_body (09-14, управление всем телом); все они уже были включены в отчёт 09-15, в этом выпуске не повторяются. В этом выпуске нет новых записей по направлению робототехники, специальная глава сосредоточена на выводах проверки.

4.2 Промышленные роботы и AI PC как точки применения AoWeiLingXin RV9000

Дата: 2026-09-15　Источник: см. 2.2

В сочетании с событием выхода RV9000 из ленты и загорания, описанным в 2.2, в официальном списке применений явно указаны два пункта: промышленные роботы и AI PC. С точки зрения архитектуры комбинация RV9000 “универсальное ядро плюс программно-определяемое ускорительное ядро SDPA плюс аппаратный сетевой ускоритель HNA” для робототехнических сценариев означает: поток управления (планирование движения, конечные автоматы) берёт на себя универсальное ядро RISC-V, операторы восприятия и инференса — программируемое ускорительное ядро, связь в реальном времени и нагрузку на шину — сетевой ускоритель; все три соединены через NoC — это как раз типичный архитектурный подход китайских производителей RISC-V-чипов, ориентированных на встроенный интеллект (образует контраст трёх маршрутов с “архитектурой потоков данных, привязанной к физическому AI” компании Suzhou Ruixin и “CPU плюс AI плюс робототехнический программный стек” SpacemiT). Следует отметить, что RV9000 на данный момент завершил только выход из ленты, загорание и тестирование базовых модулей; SDK, библиотеки операторов и адаптация к реальным машинам для робототехнических сценариев всё ещё в процессе, и данный отчёт фиксирует только позиционирование продукта, не делая выводов о готовности к внедрению.

5. Итоги и наблюдения за трендами

Наиболее заметная особенность этого выпуска — RISC-V одновременно получила прогресс в двух нетechnических измерениях: “политика и капитал”. В “Плане развития производства электронной информационной продукции на 15-ю пятилетку”, выпущенном Министерством промышленности и информатизации и Государственной комиссией по развитию и реформам, впервые в национальном пятилетнем промышленном плане записано: “продвигать исследования, разработки и индустриализацию RISC-V, поддерживать применение RISC-V-чипов в области искусственного интеллекта, встраиваемых систем и других”, причём в одном перечислении с “усилением оснащения отечественных операционных систем, таких как открытая HarmonyOS”, что задаёт комбинированный путь “открытый набор инструкций плюс отечественная операционная система”; в те же дни первая в Китае коммерческая компания по RISC-V CPU IP — Nuclei — завершила регистрацию предлистинговой подготовки к листингу на Пекинской фондовой бирже; в случае успеха она станет первой на A-рынке публичной компанией, основным бизнесом которой является коммерческий RISC-V CPU IP. Политическая установка и капиталистическая оценка появились на одной неделе — это знаковый узел перехода RISC-V в Китае от экосистемного нарратива к промышленному ценообразованию.

Техническая сторона в этом выпуске в основном “латание дыр”, но места латания заслуживают внимания. Оба коммита Xiangshan — это пограничные исправления общего состояния конвейера и классификации исключений; из пяти коммитов NEMU четыре — оптимизация производительности (чтение таблиц страниц, кэш identity-адресов MMU, управление profiling), один — проверка корректности видимости памяти для матричных расширений; GEM5 направляет cbo.zero через буфер записи неупорядоченных ядер и закрывает окно доставки прерываний в момент опорожнения ROB. Все три репозитория указывают на одно: симуляция и эталонные модели системы Xiangshan переходят от “функциональной работоспособности” к этапу “согласования временных и моделей памяти с реальным железом”, а такая работа обычно происходит перед выходом из ленты или бенчмарками производительности.

Ключевая международная информация — расшатывание программного стека для дата-центров. SiFive и AMD объявили об оптимизации ROCm на RISC-V-серверах; хотя AMD прямо называет это “early step”, это первый случай, когда AMD официально как партнёр поддерживает RISC-V-хост-платформу. Если покрытие операторов ROCm на RISC-V и обязательства по поддержке сохранятся, “RISC-V CPU плюс AMD GPU” станет независимым от x86 комбинированным путём для AI-серверов, стратегическое значение которой больше, чем отдельный технологический прогресс.

На китайской чиповой стороне дифференциация архитектурных путей стала фактом. Вслед за “RISC-V плюс архитектура потоков данных” Suzhou Ruixin, в этом выпуске AoWeiLingXin RV9000 в форме “RISC-V плюс DSA плюс многоядерный NoC,порождает множество конфигураций на одном Die” завершила выход из ленты и загорание. Обе компании добавляют к универсальному CPU специализированные вычислительные блоки и обе ставят сеть и промышленность (включая робототехнику) в качестве приоритетных сцен, что говорит о том, что китайские производители RISC-V больше не пытаются конкурировать с ARM/x86 в универсальных вычислениях, а входят в нишевые рынки через “конфигурируемую гетерогенность”. Состоится ли этот путь, зависит от степени открытости SDK и реальных клиентских кейсов; в этом выпуске обе компании не раскрыли количественные характеристики производительности и сроки массового производства, что требует дальнейшего отслеживания.

Три observation point для отслеживания: во-первых, будут ли сопроводительные детали и специальное финансирование по статье RISC-V в плане «15-й пятилетки», а также появятся ли масштабные готовые устройства в связке «openEuler OpenHarmony + RISC-V» (салон Шэньчжэньской ассоциации интернета вещей 09-15 и августовский план действий по AI-серверам в Шэньчжэне уже продвигаются на местном уровне); во-вторых, когда будут опубликованы покрытие операторов и данные производительности ROCm на RISC-V и сойдутся ли две линии прогресса — Института программного обеспечения Китайской академии наук и SiFive; в-третьих, темп продвижения Nuclei Technology от регистрации консультационного дела до официальной заявки, а также путь сокращения её убытков — это будет важным образцом для оценки того, состоятельна ли бизнес-модель китайского RISC-V IP.

Приложение

Таблица проверки источников

Источник Результат проверки
fetch_news.py кандидаты за 24 часа (50 записей) Действительна 1 запись: сотрудничество SiFive и AMD ROCm (HN 09-15, включено в 2.1); остальные — репозитории RISC-V ядер для личного обучения/курсов (guru753, bipul144, HaibaraTaffy и более 20 репозиториев с низким рейтингом), рассылки по не связанным с темой универсальным проектам (platformio-core, simdutf, DietPi, renode), финансовый и криптовалютный шум (выручка TSMC, токен TapeOut, Bluetooth SoC Nordic, пятилетний план SCMP), все исключены
Запросы gnews на английском (“SiFive AMD ROCm”, RISC-V when:2d, SiFive when:3d, Andes Technology OR 晶心 when:7d) Действительно: сотрудничество SiFive/AMD ROCm (включено в 2.1), англоязычные сообщения об IPO Nuclei Technology (digitimes и finance.biggo, включено в 3.1); фон: автомобильный RISC-V Infineon (09-13 Hot Chips, уже освещалось около 09-14, вне окна); шум: Andes совпал с чилийскими ледниками и польскими модулями памяти (исключено), страница токена CryptoRank (исключено)
Запросы gnews на китайском (процессор XiangShan, XuanTie, SpacemiT, SOPHGO, ESWIN, Nuclei, процессор RISC-V, конференция RISC-V, 睿擎 when:2d/3d/7d) Действительно: запуск и зажигание RV9000 от Aowei Lingxin (Jiemian News, включено в 2.2), RISC-V упомянут в плане «15-й пятилетки» двух государственных ведомств (включено в сегодняшние главные материалы), салон RISC-V + OpenHarmony в Шэньчжэне (включено в 2.3), серия об IPO Nuclei Technology (включено в 3.1); исключено: CPython Tier 3 (китайская перепечатка объявления 08-24 от 09-15, уже сообщалось 08-25/09-01, исключено по правилу дедупликации), мероприятие Andes Technology в Кремниевой долине (сайт 09-11, уже сообщалось 09-14, исключено), XiangShan Co. (публичная компания, не процессор XiangShan), ESWIN Materials (бизнес кремниевых пластин 688783, не соответствует теме), общие материалы о «вычислительной мощности», попавшие по запросу SOPHGO (многочисленные), SEO-мусорные статьи о ставках и спорте (исключены целиком)
Проверка GitHub org (check_orgs.py, 24 ч) В окне были пуши: sophgo (3 репозитория), espressif (34 репозитория, серия ESP32-C на ядрах RISC-V, в этом выпуске нет релизных изменений), spacemit-com (llama.cpp), sipeed (5 репозиториев), revyos (5 репозиториев), openhwgroup (cva6 и cvw), ключевые репозитории серии XiangShan (XiangShan, XSCache, NEMU, GEM5, difftest). Без пушей: XUANTIE-RV от DAMO Academy, eswincomputing от ESWIN, Nuclei-Software от Nuclei, spacemit-robotics, radxa-linkr (последний пуш 09-09, вне окна)
Обход сайтов компаний — членов RISC-V (check_members.py, 391 компания) Без изменений 256 компаний, изменения 68 компаний, ошибка загрузки 67 компаний (включая Институт программного обеспечения Китайской академии наук, Пекинский институт открытых чипов, Andes Technology, связанные сайты Alibaba T-Head и др.; ошибки в основном из-за антипарсинга или слишком короткого контента, не блокируют). 68 изменений при построчной проверке оказались маркетинговым контентом, обновлениями разделов или навигации, без существенной динамики; среди них заголовок на главной странице InCore Semiconductors «Платформа SoC Generator прошла кремниевую валидацию» — старая новость июня–июля 2025 года, снова размещённая на главной странице, а не новость в окне, поэтому не включается. В этом выпуске со стороны членов существенных обновлений нет
Проверка сайта openRuyi Страница релизов за сентябрь 404, последняя официальная версия по-прежнему 2026.08, новых записей в окне нет
Дополнительные запросы производителей на английском (SiFive when:3d и др.) Сайт SiFive 09-15 опубликовал пресс-релиз о сотрудничестве с AMD ROCm (включено в 2.1); предыдущая отдельная публикация в новостном разделе SiFive — 2026-05-12 (P570 Gen 3), других в окне нет

Полный список источников