Ежедневный отчёт RISC-V (2026-08-17)

Окно мониторинга: последние 24 часа (16.08.2026 08:20 ~ 17.08.2026 08:20 по пекинскому времени) Источники: HN (Algolia API), агрегация Google News RSS (английский + китайский, через прокси), прямой сбор с сайтов dmitry.gr / rvembedded.com / The Chip Letter, сайт Indianweb2, Swarajya (ссылка gnews), GitHub API (официальная организация riscv / XiangShan / T-Head / SpacemiT / SOPHON / Espressif / Nuclei / ESWIN), EdexLive (ссылка gnews) и др. (подробности в приложении)

1. Динамика сообщества открытого исходного кода и программной экосистемы

1.1 Большая дискуссия об архитектуре RISC-V продолжает набирать обороты: критическая статья Grinberg вызывает множество ответов (главная новость дня)

Дата: оригинал впервые опубликован 14.08.2026 (376 баллов на HN), в данном окне 16.08 — два крупных ответа　Источник: Оригинал Grinberg (dmitry.gr) / Ответ на rvembedded / Обзор The Chip Letter

Независимый встраиваемый разработчик Dmitry Grinberg с длинной статьёй «RISC-V: They Should Have Known Better» 14.08 вышел на главную страницу HN (376 баллов, 250+ комментариев), что стало одной из наиболее системных критик архитектуры RISC-V за последнее время. Её ключевые тезисы: во-первых, единый ISA не может одновременно обслуживать оба конца — дешёвые MCU и высокопроизводительные вычисления, «потребности высококлассного CPU и потребности недорогого MCU по своей сути противоположны»; во-вторых, сжатое кодирование инструкций «абсурдно» (например, в инструкциях сохранения S-типа 16-битное кодирование смещения допускает лишь 0-3), непосредственные значения разбросаны по инструкции (в сравнении с MIPS/ARM), а такие расширения, как Zicsr, должны были быть встроенными; в-третьих, вывод: «я на 100% уверен, что RISC-V в конечном итоге завоюет рынок дешёвых одноразовых MCU — но не потому, что ISA спроектирован хорошо, а несмотря на то, что он спроектирован посредственно», за счёт бесплатности и низкой цены; а на рынке высококлассных десктопов/смартфонов — «перспективы неблагоприятны».

Новое развитие в данном окне — два ответа с высокой популярностью (16.08):

rvembedded.com «A Third World Embedded Engineer Responds» (353 балла на HN, 170+ комментариев): встраиваемый инженер из Тринидада и Тобаго (уже перенёс весь стек STM32/ARM на RISC-V, автор учебного материала по CH32V003) возражает с точки зрения «глобального Юга» — для инженеров и студентов в развивающихся странах разница в цене чипов между 10 центами и 1 долларом, затраты на доставку и таможенные барьеры гораздо важнее элегантности ISA; у него на столе как раз лежат три доказательства: 10-центовый RV32EC CH32V003 (именно тот класс ядер, который Grinberg сам вывел) и 400 МГц двухъядерный CH32H417 принадлежат одному семейству ISA, что прямо опровергает «единый ISA не может обслуживать всё»; при этом он честно признаёт, что часть критики Grinberg справедлива (смещение в сжатых инструкциях сохранения, Zicsr как отдельное расширение).
The Chip Letter «RISC-V: What Really Matters» (16.08): в обзорном комментарии утверждается, что RISC-V обречён на успех благодаря «бесплатности, поддержке мейнстримными инструментальными цепочками, расширяемости» — цитируется Luke Wren, разработчик открытого ядра Hazard3 в Raspberry Pi Pico 2: «удовлетворяет двум моим требованиям к ISA: поддержка мейнстримных LLVM/GCC, не нужны юристы»; член команды ускорителя Meta MTIA: «мы добились большого успеха с RISC-V на AI-ускорителях»; однако позиции на рынке высококлассных десктопов/смартфонов всё ещё под вопросом, производители, возможно, скорее склонятся к пути лицензирования ARM.

Значение: это вторая тема экосистемного уровня после опубликованной на этой неделе статьи Spectre-on-RISC-V, что знаменует переход общественного мнения о RISC-V из нарратива «технологической восходящей звезды» в стадию «серьёзного рассмотрения и рефлексии»; обе стороны спора, напротив, полностью сходятся в одном — на рынке дешёвых встраиваемых/граничных устройств RISC-V обязательно добьётся своего (за счёт цены и открытости, а не архитектурного совершенства).

1.2 Официальная спецификация высокогарантированной криптографии (HAC) RISC-V второй день подряд интенсивно правится (около 12 коммитов)

Дата: 16.08.2026 (00:48~23:37 UTC)　Источник: riscv/riscv-high-assurance-cryptography GitHub

Репозиторий спецификации HAC в пределах окна получил ещё около 12 коммитов, продолжая вчерашнюю постквантовую линию ML-KEM/ML-DSA: Allow ace.restrict instructions in any state (разрешение выполнения ace.restrictl/h/v в любом состоянии CR вместо прежнего исключительного пути), уточнение иерархии SCProtection и диапазонов зарезервированных значений ace.restrictv (3-5, 6-7), унификация терминологии CSK (удаление устаревших ссылок на RCSK), уточнение правил исключительного поведения и зануления (zeroization), исправление контроля использования ace.setst, удаление ace-examples.adoc и продолжение обработки замечаний рецензирования (review1.md). Два дня подряд интенсивных правок показывают, что эта расширенная спецификация для высокогарантированных криптографических реализаций уровня FIPS 140-3 вступает в финальный спринт сходимости рецензирования и вместе с темами безопасности и доверия этой недели (статья о Spectre, криптографические расширения) образует единую линию: RISC-V системно закрывает пробелы в безопасности и криптографической инфраструктуре.

1.3 Поддержка официальной спецификации SPMP RISC-V + рутинная динамика организаций riscv

Дата: 2026-08-16 (16:20 UTC)　Источник: riscv/riscv-spmp GitHub

Репозиторий спецификации SPMP (Supervisor Domain and PMP) принял PR #112 editorial fix — это первый коммит после пометки Frozen 06-12 (предыдущий — ревизия рецензирования 07-01); после заморозки спецификация всё ещё поддерживается минимальными правками. Остальные репозитории организации riscv в пределах окна рутинны: riscv-arch-test обновил digest riscv-isa-sim (#2127, автоматический PR renovate), зависимости riscv-unified-db рутинно, репозиторий learn (отслеживание образовательных/тренинговых инициатив) обновлён, серия adm (автоматизация доски разработки спецификаций) работает рутинно.

1.4 AROS (открытая ОС, совместимая с Amiga) продвигает платформу riscv64: принят одноразовый платформенный таймер

Дата: 2026-08-16 (17:53/17:55 UTC, пекинское время 08-17 01:53)　Источник: aros-development-team/AROS GitHub

AROS (открытая операционная система, совместимая с Amiga) в пределах окна приняла два ключевых коммита для платформы riscv64: riscv64-opensbi: expose a one-shot platform timer to timer.device (добавлен интерфейс платформенного таймера KATTR_PlatformTimer) и microsecond-precision timer.device (замена универсального tick-драйвера одноразовым таймером, точность до микросекунд). В тот же день принят набор нагрузочных/регрессионных тестов SMP (PR #1000, закрепление многоядерных worker, тесты гонок сигналов). Портирование AROS на riscv64 продолжается (ранее завершены загрузка через OpenSBI и базовая часть ядра) — это косвенное свидетельство активности экосистемы настольных ОС RISC-V.

1.5 Наблюдение за открытыми проектами

felix86 (661★, push 08-16): открытый слой запуска игр x86/x86-64 (бинарная трансляция), цель — «запускать игры x86 на RISC-V Linux», сигнал усиления настольной экосистемы RISC-V, контрастирующий с дискуссией из раздела 1.1 «сомнения в высоком сегменте рынка» — заполнение экосистемы происходит.
AGaMEMnon (39★, push 08-17 00:39 UTC): открытый SDK и FPGA-инструментальная цепочка для AGM AG32 RISC-V MCU (со встроенной FPGA), предоставляет варианты открытой инструментальной цепочки для отечественных RISC-V MCU.

2. Продукты и динамика экосистемы

2.1 Успешный с первого раза выпуск индийского широкополосного чипа VIHAAN: ядро VEGA (C-DAC RISC-V), серийное производство в 2027 (одна из главных новостей дня)

Дата: сообщение 2026-08-16 (веха — 08-15, День независимости)　Источник: сайт Indianweb2 / Swarajya (ссылка gnews)

Индийский fabless-стартап Aheesa Digital Innovations из Ченнаи объявил об успешном первом Tape-out своей SoC для оптоволоконных широкополосных сетей «VIHAAN»: чип прошёл Tape-out 26 января 2026 года (в День Республики), а 15 августа (в День независимости) успешно прошёл первую кремниевую валидацию; цель — серийный Tape-out в 2027 году. Ключевые моменты: в качестве процессорного ядра используется микропроцессор VEGA (процессор архитектуры RISC-V, разработанный C-DAC при поддержке MeitY), техпроцесс 28 нм, ориентация на «последнюю милю» оптоволоконных сетей доступа (домашний/офисный широкополосный доступ), интеграция вычислений, широкополосного доступа и функций управления системой. Проект поддерживается индийской программой DLI (Design Linked Incentive) — в рамках этой программы в Индии уже выполнено более 30 Tape-out чипов; в начале 2026 года Aheesa привлекла 40 млн рупий через TNIFMC/TNESSF и частных инвесторов. VIHAAN — очередной пример реализации нарратива «отечественный чип + архитектура RISC-V» в Индии, который вместе с экосистемой VEGA/Shakti и политикой DLI образует полную цепочку; цель серийного производства в 2027 году заслуживает отслеживания.

2.2 Индия, MeitY: обучение специалистов по полупроводниковому проектированию превысило 68 тыс. человек (контекст экосистемы)

Дата: 2026-08-16 (15:00 UTC)　Источник: ссылка gnews (EdexLive)

EdexLive ссылается на данные MeitY: в Индии завершили обучение по полупроводниковому проектированию более 68 000 студентов и специалистов, что формирует кадровый резерв для индустрии проектирования чипов в рамках программы DLI (включая такие RISC-V-проекты, как VIHAAN). Текст этой записи недоступен для извлечения (пустая страница-оболочка gnews), поэтому она включена только по заголовку и агрегированной информации как контекст индийской экосистемы RISC-V.

3. Динамика отечественных команд и углублённый анализ

3.1 XiangShan (OpenXiangShan): в окне мониторинга нет новых слияний в основной ветке, сопутствующие репозитории развиваются в штатном режиме

Дата: 2026-08-16 (15:09 UTC, Push в основной репозиторий)　Источник: OpenXiangShan/XiangShan GitHub

В основном репозитории XiangShan в окне мониторинга был один Push (08-16 15:09 UTC), однако последнее слияние в основную ветку по-прежнему остаётся исправлением сброса satp от 08-14 (#6014); данный Push относится к динамике ветки/CI. Сопутствующие репозитории синхронно активны: XSCache (08-16 14:19 UTC), difftest (14:10), NEMU (04:27), CoupledL2/GEM5/env-scripts (08-15). Среди них XSAI (fork ветки XiangShan AI) имел Push 08-15 01:29 UTC — линия работ по производным AI-проектам сохраняется. В целом — рутинный ритм, без слияний новых функций уровня основной ветки.

3.2 Espressif (espressif): Push в llvm-project + продолжение работы над инфраструктурой безопасной цепочки поставок

Дата: 2026-08-17 (00:02/00:04 UTC, 08:02 по пекинскому времени)　Источник: espressif/llvm-project GitHub / esp-nvd-mirror

Активные репозитории Espressif в окне мониторинга: llvm-project (форк инструментальной цепочки Xtensa+RISC-V) — пуш 08-17 00:02 UTC (плановая синхронизация с upstream); esp-nvd-mirror (зеркало базы уязвимостей NVD CVE) — автоматическая синхронизация 00:04 UTC; esp-idf-security-dashboard (08-16 00:41), arduino-esp32 (04:22), esp-nimble (04:22) — плановые обновления; esp-idf-sbom и idf-extra-components — уже освещавшиеся вчера обновления. Синхронизация инструментальной цепочки + зеркало уязвимостей + SBOM + панель безопасности — четыре линии развиваются параллельно, инфраструктура безопасности цепочки поставок RISC-V MCU серии ESP32-C продолжает укрепляться.

3.3 Pingtouge / SpacemiT / SOPHGO / Nuclei / ESWIN: без нового в окне (то же, что вчера, или тишина)

Pingtouge XUANTIE-RV: последние пуши opensbi / zero_stage_boot — 08-15 04:17 UTC (освещалось вчера), в окне нового нет.
SpacemiT spacemit-com: пуши llama.cpp (цельносхемный оператор SPERT #31) и FlagGems-RACE — оба 08-15 (освещалось вчера), в окне нового нет; стек вывода на бортовом NPU по-прежнему главная отечественная линия, заслуживающая отслеживания.
SOPHGO sophgo: последний коммит sophon-demo — 08-15 (исправление YOLOv8-pose, освещалось вчера), в окне нового нет.
Nuclei Nuclei-Software: новых пушей в окне нет (последний — lauterbach-startup 08-11).
ESWIN eswincomputing: новых пушей нет (последний — 07-14), на стороне публичных репозиториев тишина; процесс IPO — основная линия СМИ (освещалось вчера — «накануне выхода на биржу»).
Sipeed sipeed / revyos: новых пушей в окне нет.

3.4 Снимок активности отечественных команд и организаций (GitHub API, в окне)

4. Специальная глава по ключевому направлению: воплощённый интеллект и робототехника

4.1 В данном окне направление воплощённого интеллекта спокойно: основная линия управления движением по-прежнему «двухъядерная гетерогенность + чувствительность к стоимости»

В данном окне в направлении воплощённого интеллекта/робототехники новых релизов нет; оглядываясь на тренд последних трёх дней (форум Dishui Lake и тематический выпуск EE Times China 08-15): отечественные RISC-V-решения для управления движением переходят от «одноядерного реального времени» к двухъядерной гетерогенности «ядро реального времени + прикладное ядро» (Fengfa FU75XX, Gejian с токовым контуром 500 наносекунд, HPM53M1 от HPMicro, позиционирование K3 для управления движением от SpacemiT), формируется трёхуровневый путь локализации «бортовое восприятие — принятие решений — управление движением» (вывод на NPU SPERT от SpacemiT, исправление библиотеки визуальных примеров от SOPHGO).

4.2 Точка пересечения спора об архитектуре и воплощённого интеллекта: обе стороны спора признают, что «дешёвые встраиваемые RISC-V неизбежно победят»

Большие дебаты об архитектуре в Toutiao (1.1) образуют любопытную перекличку с направлением воплощённого интеллекта: вывод критической длинной статьи Grinberg как раз в том, что «RISC-V на 100% завоюет рынок дешёвых одноразовых MCU, опираясь на цену и открытость, а не на архитектурное совершенство», — а база управления движением воплощённых роботов (управление шарнирными двигателями, сенсорное слияние) как раз типичный сценарий, чувствительный к стоимости и приоритизирующий реальное время. Стороны спора (критики и защитники) в этом пункте редчайшим образом единодушны, что косвенно подтверждает: на этом ключевом для отечественных RISC-V рынке инкрементального роста — управлении движением роботов — экологическая ниша RISC-V не поколеблется из-за архитектурных споров. Путь импортозамещения чипов управления движением изоморфен экологическому нарративу встраиваемых инженеров «глобального Юга» (деталь за 10 центов меняет границы образования и практики): открытость + низкая цена — фундаментальная логика победы RISC-V во встраиваемом сегменте и на бортовых устройствах.

5. Итоги и наблюдения за трендами

Борьба архитектур стала вторым по значимости событием экосистемы на этой неделе: Longread Grinberg (14.08, HN 376 баллов) вызвал ответ инженеров из «глобального Юга» (rvembedded, 16.08, HN 353 балла) и обзор The Chip Letter (16.08) — общественное мнение вокруг RISC-V переходит от «технологической звезды» к этапу «серьёзного рассмотрения»; обе стороны спора единодушны в том, что на рынке дешёвых встраиваемых и клиентских устройств RISC-V побеждает благодаря «открытости + низкой цене».
Коммерциализация RISC-V в Индии ускоряется: широкополосная SoC VIHAAN (ядро VEGA) успешно прошла tape-out с первого раза, цель серийного производства в 2027 году ясна, в рамках программы DLI в Индии выполнено 30+ tape-out и обучено 68 тысяч специалистов по проектированию — нарратив «отечественных чипов» Индии реализуется на базе RISC-V.
Безопасность и криптография остаются официальным приоритетом RISC-V: спецификация HAC плотно дорабатывается два дня подряд (ace.restrict для произвольных состояний, уровни SCProtection, терминология CSK, правила обнуления), что совпадает с тематикой статьи о Spectre на этой неделе; первое сопровождение после заморозки SPMP.
Внутри страны в окне мониторинга спокойно: в основной ветке XiangShan нет новых коммитов (периферия — рутина), у T-Head / Ande / SOPHGO / Nuclei / ESWIN нет новых поступлений, глубокая активность сосредоточена на 15.08; Espressif продолжает наращивать инфраструктуру безопасности цепочки поставок (зеркало NVD / SBOM / панель безопасности).
Экосистема открытых десктопов и ОС активна: на платформе AROS riscv64 реализован таймер, активен слой трансляции x86-игр felix86 — это создаёт напряжение с дискуссией о «сомнительных перспективах на высоком рынке», и заполнение ниш экосистемы происходит.

Ограничения: репортаж Swarajya о VIHAAN через переход по gnews дал лишь пустую страницу, детали текста приводятся по оригинальному сайту Indianweb2 (ядро VEGA, 28 нм, DLI, финансирование и т.д.); запись EdexLive об обучении кадров включена только по заголовку (текст недоступен для извлечения); оригинал Grinberg — английский longread (около 50 тыс. слов), резюме в этом отчёте основано на прямой выборке из оригинала и перекрёстной проверке с пересказом rvembedded/The Chip Letter; баллы HN — снимок на момент извлечения (оригинал 376 баллов, ответ 353 балла); данные GitHub основаны на неаутентифицированном API (в пределах лимита 60 запросов/ч).

Приложение: полный список источников

№	Событие	Ссылка на источник
1	Grinberg «RISC-V: They Should Have Known Better» (08-14, HN 376 баллов)	ссылка
2	Ответ инженеров rvembedded (08-16, HN 353 балла)	ссылка
3	The Chip Letter «RISC-V: What Really Matters» (08-16)	ссылка
4	Интенсивная правка спецификации HAC, день 2 (riscv org)	ссылка
5	Спецификация SPMP, editorial fix PR #112	ссылка
6	Таймер платформы AROS riscv64-opensbi	ссылка
7	felix86 (игры x86 на RISC-V Linux)	ссылка
8	AGaMEMnon (открытый SDK/FPGA-тулчейн для AG32 RISC-V MCU)	ссылка
9	Успешная тайп-аут VIHAAN широкополосного чипа (Indianweb2)	ссылка
10	Репортаж о VIHAAN (Swarajya, ссылка gnews)	ссылка
11	Обучение полупроводниковым специальностям MeitY — 68 тыс. человек (EdexLive, ссылка gnews)	ссылка
12	Основной репозиторий XiangShan (ветки/CI-пуши)	ссылка
13	Espressif llvm-project / esp-nvd-mirror	ссылка
14	T-Head opensbi (08-15, уже упоминалось вчера)	[ссылка](htt

https://github.com/XUANTIE-RV/opensbi)

Таблица проверки источников (приложение к дню со слабой новостной повесткой)

| Источник | Результат проверки | |—|—| | HN (запрос risc-v/riscv) | В окне мониторинга найдены ответ rvembedded (353 балла) и запись The Chip Letter; ссылка на Spectre PDF (16.08 17:48) — повторная публикация статьи, уже освещённой 13.08/15.08, повторно не освещается | | Google News “RISC-V when:1d” (проверка агента по «голому» запросу) | Действительно (7 записей): 4 записи с шумом по эмулятору PSP/Tom’s Hardware/криптографии исключены; VIHAAN (2 записи), обучение MeitY (1 запись) включены; обзор AI от Global Times без деталей о RISC-V исключён | | Англоязычные запросы производителей (SiFive when:3d / Milk-V when:7d / SpacemiT / SOPHGO / StarFive when:7d) | SiFive — только 1 нерелевантная запись с шумом; Milk-V — весь шум о молочных продуктах; SpacemiT/XUANTIE — 0 попаданий; SOPHGO/SOPHGO — попадания только на старые новости об экспортных ограничениях США на чипы в Китай; StarFive — попадание на репортаж о BMC от 13.08 (освещён вчера) | | Запросы по китайским командам (T-Head/XiangShan/Nuclei/ESWIN when:7d) | T-Head — попадания на строительный шум (бассейн XiangShan и т. п.); XiangShan/Nuclei/ESWIN — 0 попаданий — новостная повестка на китайской стороне спокойна | | GitHub topic:risc-v pushed (24ч) | Действительно: шум по grain OS/личным профилям исключён; felix86 (661★), AGaMEMnon (39★) включены для наблюдения; simdutf — рутинно | | Активность отечественных org (GitHub API) | riscv/OpenXiangShan/espressif активны (подробности в основном тексте); динамика XUANTIE-RV/spacemit-com/sophgo такая же, как вчера; Nuclei/eswincomputing/sipeed/revyos молчат |